Průběh polovodičového procesu-II

Vítejte na našich webových stránkách, kde najdete informace o produktech a konzultace.

Naše webové stránky:https://www.vet-china.com/

 

Leptání Poly a SiO2:

Poté se přebytečný polymer a SiO2 odleptají, tj. odstraní. V tomto okamžiku se směrovéleptse používá. V klasifikaci leptání existuje klasifikace na směrové leptání a nesměrové leptání. Směrové leptání se vztahuje kleptv určitém směru, zatímco nesměrové leptání je nesměrové (omylem jsem řekl příliš mnoho. Stručně řečeno, jde o odstranění SiO2 v určitém směru pomocí specifických kyselin a zásad). V tomto příkladu používáme směrové leptání směrem dolů k odstranění SiO2 a výsledek je následující.

Nakonec odstraňte fotorezist. V tomto okamžiku se fotorezist odstraňuje nikoli aktivací světelným zářením, jak je zmíněno výše, ale jinými metodami, protože v tuto chvíli nemusíme definovat konkrétní velikost, ale je třeba odstranit veškerý fotorezist. Nakonec to vypadá, jak je znázorněno na následujícím obrázku.

Tímto způsobem jsme dosáhli cíle zachovat specifické umístění PolySiO2.

 

Vznik zdroje a odtoku:

Nakonec se podívejme na to, jak vznikají zdroj a odtok. Každý si ještě pamatuje, že jsme o tom mluvili v minulém čísle. Zdroj a odtok jsou iontově implantovány stejným typem prvků. V tomto případě můžeme použít fotorezist k otevření oblasti zdroj/odtok, kam je třeba implantovat typ N. Protože jako příklad bereme pouze NMOS tranzistory, všechny části na výše uvedeném obrázku budou otevřené, jak je znázorněno na následujícím obrázku.

Protože část pokrytou fotorezistem nelze implantovat (světlo je blokováno), budou prvky typu N implantovány pouze na požadovaný NMOS. Protože substrát pod poly je blokován poly a SiO2, nebude implantován, takže se situace mění takto.

V tomto bodě byl vytvořen jednoduchý model MOS tranzistoru. Teoreticky, pokud je napětí připojeno k source, drainu, polygonu a substrátu, může tento MOS tranzistor fungovat, ale nemůžeme jen tak vzít sondu a přidat napětí přímo k source a drainu. V tomto případě je potřeba zapojení MOS tranzistoru, tj. na tomto MOS tranzistoru propojit vodiče mnoha MOS tranzistorů dohromady. Podívejme se na proces zapojení.

 

Tvorba VIA:

Prvním krokem je pokrytí celého MOS tranzistoru vrstvou SiO2, jak je znázorněno na obrázku níže:

Tento SiO2 se samozřejmě vyrábí metodou CVD, protože je velmi rychlý a šetří čas. Následuje proces nanášení fotorezistu a expozice. Po skončení to vypadá takto.

Poté leptáním vyleptejte do SiO2 otvor, jak je znázorněno v šedé části obrázku níže. Hloubka tohoto otvoru se přímo dotýká povrchu Si.

Nakonec odstraňte fotorezist a získejte následující vzhled.

V tuto chvíli je třeba vyplnit vodič v tomto otvoru. Co je to za vodič? Každá společnost se liší, většina z nich vyrábí wolframové slitiny, takže jak lze tento otvor vyplnit? Používá se metoda PVD (fyzikální depozice z plynné fáze) a princip je podobný obrázku níže.

K bombardování cílového materiálu použijte vysokoenergetické elektrony nebo ionty a rozbitý cílový materiál dopadne na dno ve formě atomů, čímž vytvoří povlak pod ním. Cílový materiál, který obvykle vidíme ve zprávách, označuje zde cílový materiál.
Po zaplnění díry to vypadá takto.

Samozřejmě, když to vyplňujeme, není možné kontrolovat tloušťku povlaku tak, aby se přesně rovnala hloubce otvoru, takže bude nějaký přebytek, proto používáme technologii CMP (chemicko-mechanické leštění), která zní velmi luxusně, ale ve skutečnosti se jedná o broušení, odstraňování přebytečných částí. Výsledek je takovýto.

V tomto bodě jsme dokončili výrobu vrstvy průchodek. Výroba průchodek je samozřejmě určena hlavně pro zapojení kovové vrstvy za nimi.

 

Výroba kovových vrstev:

Za výše uvedených podmínek používáme PVD k nanesení další vrstvy kovu. Tento kov je převážně slitina na bázi mědi.

Po expozici a leptání dostaneme, co chceme. Pak pokračujeme ve vrstvení, dokud nesplníme naše požadavky.

Až budeme kreslit rozvržení, sdělíme vám, kolik vrstev kovu a pomocí použitého procesu lze maximálně naskládat, což znamená, kolik vrstev lze naskládat.
Nakonec získáme tuto strukturu. Horní ploška je pin tohoto čipu a po zabalení se z ní stane pin, který vidíme (samozřejmě jsem to nakreslil náhodně, nemá to žádný praktický význam, jen pro příklad).

Toto je obecný proces výroby čipu. V tomto čísle jsme se dozvěděli o nejdůležitějších procesech expozice, leptání, iontové implantaci, pecních trubicích, CVD, PVD, CMP atd. ve slévárnách polovodičů.