Halvledarprocessflöde-Ⅱ

Välkommen till vår webbplats för produktinformation och konsultation.

Vår webbplats:https://www.vet-china.com/

 

Etsning av Poly och SiO2:

Efter detta etsas överskottet av Poly och SiO2 bort, det vill säga avlägsnas. Vid denna tidpunkt riktasetsninganvänds. I klassificeringen av etsning finns det en klassificering av riktad etsning och icke-riktad etsning. Riktad etsning avseretsningi en viss riktning, medan icke-riktad etsning är icke-riktad (jag sa av misstag för mycket. Kort sagt, det går ut på att avlägsna SiO2 i en viss riktning genom specifika syror och baser). I det här exemplet använder vi nedåtriktad etsning för att avlägsna SiO2, och det blir så här.

Slutligen, ta bort fotoresisten. För närvarande är metoden för att ta bort fotoresisten inte aktiveringen genom ljusbestrålning som nämnts ovan, utan genom andra metoder, eftersom vi inte behöver definiera en specifik storlek just nu, utan att ta bort all fotoresist. Slutligen blir det som visas i följande figur.

På detta sätt har vi uppnått syftet att behålla den specifika placeringen av Poly SiO2.

 

Bildning av källa och dränering:

Slutligen, låt oss överväga hur source och drain bildas. Alla minns fortfarande att vi pratade om det i förra numret. Source och drain är jonimplanterade med samma typ av element. Vid det här laget kan vi använda fotoresist för att öppna source/drain-området där N-typen behöver implanteras. Eftersom vi bara tar NMOS som exempel kommer alla delar i figuren ovan att öppnas, som visas i följande figur.

Eftersom den del som täcks av fotoresisten inte kan implanteras (ljuset blockeras) kommer N-typelement endast att implanteras på den erforderliga NMOS. Eftersom substratet under polyeten blockeras av poly och SiO2 kommer det inte att implanteras, så det blir så här.

Vid det här laget har en enkel MOS-modell skapats. I teorin, om spänning läggs till source, drain, poly och substrat, kan denna MOS fungera, men vi kan inte bara ta en prob och lägga till spänning direkt till source och drain. Vid det här laget behövs MOS-kablage, det vill säga, på denna MOS, ansluta kablar för att koppla samman många MOS tillsammans. Låt oss ta en titt på kopplingsprocessen.

 

Att göra VIA:

Det första steget är att täcka hela MOS-materialet med ett lager SiO2, som visas i figuren nedan:

Naturligtvis produceras denna SiO2 med CVD, eftersom det är mycket snabbt och sparar tid. Följande är fortfarande processen för att lägga fotoresist och exponering. Efter avslutad process ser det ut så här.

Använd sedan etsningsmetoden för att etsa ett hål i SiO2, som visas i den grå delen i figuren nedan. Djupet på detta hål är i direkt kontakt med Si-ytan.

Slutligen, ta bort fotoresisten och få följande utseende.

För närvarande behöver man fylla ledaren i detta hål. Vad är det här för ledare? Varje företag är olika, de flesta tillverkar volframlegeringar, så hur kan man fylla detta hål? PVD-metoden (Physical Vapor Deposition) används, och principen liknar den i figuren nedan.

Använd högenergielektroner eller joner för att bombardera målmaterialet, och det trasiga målmaterialet kommer att falla till botten i form av atomer och därmed bilda beläggningen nedanför. Målmaterialet vi vanligtvis ser i nyheterna hänvisar till målmaterialet här.
Efter att ha fyllt hålet ser det ut så här.

Naturligtvis, när vi fyller det, är det omöjligt att kontrollera beläggningens tjocklek så att den är exakt lika med hålets djup, så det blir ett visst överskott, så vi använder CMP-teknik (Chemical Mechanical Polishing), vilket låter väldigt avancerat, men det är faktiskt slipning, slipning av överskottsdelarna. Resultatet är så här.

Vid det här laget har vi slutfört produktionen av ett lager av via. Produktionen av via är naturligtvis huvudsakligen avsedd för ledningsdragning av metalllagret bakom.

 

Produktion av metalllager:

Under ovanstående förhållanden använder vi PVD för att täcka ytterligare ett lager metall. Denna metall är huvudsakligen en kopparbaserad legering.

Sedan, efter exponering och etsning, får vi det vi vill ha. Sedan fortsätter vi att stapla tills vi uppfyller våra behov.

När vi ritar layouten kommer vi att berätta hur många lager metall som mest kan staplas och via den process som används, vilket betyder hur många lager det kan staplas.
Slutligen får vi den här strukturen. Den övre plattan är stiftet på det här chipet, och efter paketeringen blir den stiftet vi kan se (jag ritade det förstås slumpmässigt, det finns ingen praktisk betydelse, bara som exempel).

Detta är den allmänna processen för att tillverka ett chip. I det här numret lärde vi oss om de viktigaste metoderna för exponering, etsning, jonimplantation, ugnsrör, CVD, PVD, CMP etc. inom halvledargjuteri.