Bienvenue sur notre site Web pour des informations et des consultations sur les produits.
Notre site Web:https://www.vet-china.com/
Gravure de Poly et SiO2 :
Après cela, l'excès de Poly et de SiO2 est gravé, c'est-à-dire retiré. À ce stade, la directiongravureest utilisé. Dans la classification de la gravure, il existe une distinction entre la gravure directionnelle et la gravure non directionnelle. La gravure directionnelle désignegravuredans une certaine direction, tandis que la gravure non directionnelle est non directionnelle (j'ai accidentellement dit trop. En bref, il s'agit d'éliminer le SiO2 dans une certaine direction par des acides et des bases spécifiques). Dans cet exemple, nous utilisons une gravure directionnelle vers le bas pour éliminer le SiO2, et cela donne ceci.
Enfin, retirez la résine photosensible. Cette méthode ne consiste pas à activer la résine photosensible comme indiqué précédemment, mais à utiliser d'autres méthodes. Il n'est pas nécessaire de définir une taille spécifique, mais de retirer toute la résine photosensible. L'opération se déroule comme illustré dans la figure suivante.
De cette manière, nous avons atteint l’objectif de conserver l’emplacement spécifique du Poly SiO2.
Formation de la source et du drain :
Enfin, examinons la formation de la source et du drain. Nous en avons déjà parlé dans le numéro précédent. La source et le drain sont implantés ioniquement avec le même type d'éléments. À ce stade, nous pouvons utiliser de la résine photosensible pour ouvrir la zone source/drain où le type N doit être implanté. Puisque nous prenons uniquement le NMOS comme exemple, tous les composants de la figure ci-dessus seront ouverts, comme illustré dans la figure suivante.
Comme la partie recouverte par la résine photosensible ne peut pas être implantée (la lumière est bloquée), les éléments de type N seront implantés uniquement sur le NMOS requis. Le substrat sous le poly (polymère) étant bloqué par le poly (polymère) et le SiO2, il ne sera pas implanté, ce qui donne la situation suivante.
À ce stade, un modèle MOS simple a été créé. En théorie, si une tension est appliquée à la source, au drain, au polymérisateur et au substrat, ce MOS peut fonctionner, mais il est impossible d'appliquer une tension directement à la source et au drain à l'aide d'une sonde. Il est alors nécessaire de réaliser le câblage du MOS, c'est-à-dire de connecter plusieurs MOS entre eux. Examinons le processus de câblage.
Faire VIA :
La première étape consiste à recouvrir l'ensemble du MOS d'une couche de SiO2, comme illustré dans la figure ci-dessous :
Bien sûr, ce SiO2 est produit par CVD, car c'est une méthode très rapide et rapide. Voici le processus de dépôt et d'exposition de la résine photosensible. Voici à quoi cela ressemble une fois terminé.
Utilisez ensuite la méthode de gravure pour percer un trou dans le SiO2, comme illustré dans la partie grise de la figure ci-dessous. La profondeur de ce trou est en contact direct avec la surface du Si.
Enfin, retirez la résine photosensible et obtenez l’aspect suivant.
Il faut maintenant combler ce trou avec le conducteur. De quoi s'agit-il ? Chaque fabricant est différent, la plupart utilisant des alliages de tungstène. Comment combler ce trou ? La méthode PVD (dépôt physique en phase vapeur) est utilisée, et son principe est similaire à celui illustré ci-dessous.
Utilisez des électrons ou des ions à haute énergie pour bombarder le matériau cible, et le matériau brisé retombera au fond sous forme d'atomes, formant ainsi le revêtement en dessous. Le matériau cible que l'on voit habituellement dans les médias fait référence au matériau cible ici.
Après avoir rempli le trou, cela ressemble à ceci.
Bien sûr, lors du remplissage, il est impossible de contrôler l'épaisseur du revêtement pour qu'elle soit exactement égale à la profondeur du trou, ce qui entraîne un excédent. Nous utilisons donc la technologie CMP (polissage chimico-mécanique), qui semble très haut de gamme, mais qui consiste en réalité à meuler et à éliminer les pièces excédentaires. Voici le résultat.
À ce stade, nous avons terminé la production d'une couche de via. Bien entendu, la production de vias sert principalement au câblage de la couche métallique située derrière.
Production de couches métalliques :
Dans les conditions décrites ci-dessus, nous utilisons le dépôt PVD pour déposer une autre couche de métal. Ce métal est principalement un alliage à base de cuivre.
Après exposition et gravure, nous obtenons ce que nous voulons. Nous continuons ensuite à accumuler jusqu'à ce que nos besoins soient satisfaits.
Lorsque nous dessinons la disposition, nous vous indiquerons combien de couches de métal et via le processus utilisé peuvent être empilées au maximum, c'est-à-dire combien de couches peuvent être empilées.
Finalement, nous obtenons cette structure. Le plot supérieur est la broche de cette puce, et après encapsulation, il devient la broche visible (bien sûr, je l'ai dessiné au hasard, cela n'a aucune signification pratique, juste à titre d'exemple).
Voici le processus général de fabrication d'une puce. Dans ce numéro, nous avons étudié les principaux procédés d'exposition, de gravure, d'implantation ionique, de tubes de four, de CVD, de PVD, de CMP, etc., utilisés dans la fonderie de semi-conducteurs.
Date de publication : 23 août 2024