당사 웹사이트에 오신 것을 환영합니다. 제품 정보와 상담을 받아보세요.
저희 웹사이트:https://www.vet-china.com/
Poly 및 SiO2 에칭:
이후, 여분의 Poly와 SiO2는 식각되어 제거됩니다. 이때, 방향성에칭사용됩니다. 에칭의 분류에는 방향성 에칭과 비방향성 에칭으로 구분됩니다. 방향성 에칭은 다음을 의미합니다.에칭특정 방향으로 에칭하는 반면, 비방향성 에칭은 방향성이 없습니다(실수로 너무 과장해서 말했네요. 간단히 말해서, 특정 산과 염기를 통해 특정 방향으로 SiO2를 제거하는 것입니다). 이 예시에서는 하향 방향 에칭을 사용하여 SiO2를 제거하는데, 그 결과는 다음과 같습니다.
마지막으로 포토레지스트를 제거합니다. 이때 포토레지스트를 제거하는 방법은 앞서 언급한 광조사를 통한 활성화가 아니라 다른 방법을 이용하는 것입니다. 이때 특정 크기를 정할 필요는 없지만, 포토레지스트를 완전히 제거하는 것이 중요합니다. 최종적으로 다음 그림과 같은 상태가 됩니다.
이런 방식으로 우리는 Poly SiO2의 특정 위치를 유지한다는 목적을 달성했습니다.
소스와 드레인의 형성:
마지막으로 소스와 드레인이 어떻게 형성되는지 살펴보겠습니다. 지난 호에서 다루었던 내용을 여러분도 기억하실 겁니다. 소스와 드레인은 동일한 유형의 원소로 이온 주입됩니다. 이때 포토레지스트를 사용하여 N형 원소를 주입해야 하는 소스/드레인 영역을 열 수 있습니다. NMOS만 예로 들었으므로 위 그림의 모든 부분이 아래 그림과 같이 열립니다.
포토레지스트로 덮인 부분은 이식이 불가능하므로(빛이 차단됨), 필요한 NMOS에만 N형 소자가 이식됩니다. 폴리실리콘(polysilicon) 아래의 기판은 폴리실리콘과 SiO2로 가려져 이식이 불가능하므로, 다음과 같은 상태가 됩니다.
이제 간단한 MOS 모델이 만들어졌습니다. 이론적으로 소스, 드레인, 폴리, 기판에 전압을 가하면 이 MOS가 작동할 수 있지만, 프로브를 사용하여 소스와 드레인에 직접 전압을 가할 수는 없습니다. 이때 MOS 배선이 필요합니다. 즉, 이 MOS에 여러 개의 MOS를 연결하는 배선을 연결해야 합니다. 배선 과정을 살펴보겠습니다.
VIA 만들기:
첫 번째 단계는 아래 그림과 같이 MOS 전체를 SiO2 층으로 덮는 것입니다.
물론, 이 SiO2는 CVD로 생산되는데, 속도가 매우 빠르고 시간을 절약할 수 있기 때문입니다. 다음은 포토레지스트를 도포하고 노광하는 과정입니다. 작업이 끝나면 다음과 같습니다.
그런 다음 아래 그림의 회색 부분과 같이 에칭 방법을 사용하여 SiO2에 구멍을 에칭합니다. 이 구멍의 깊이는 Si 표면에 직접 닿습니다.
마지막으로 포토레지스트를 제거하면 다음과 같은 모습이 됩니다.
이때 해야 할 일은 이 구멍에 도체를 채우는 것입니다. 이 도체는 무엇일까요? 회사마다 다르며, 대부분 텅스텐 합금입니다. 그렇다면 이 구멍은 어떻게 채울 수 있을까요? PVD(물리 기상 증착) 방식을 사용하며, 원리는 아래 그림과 같습니다.
고에너지 전자나 이온을 사용하여 표적 물질을 폭격하면, 부서진 표적 물질은 원자의 형태로 바닥으로 떨어져 그 아래에 코팅을 형성합니다. 뉴스에서 흔히 보는 표적 물질은 여기서 말하는 표적 물질을 의미합니다.
구멍을 채우면 이런 모습입니다.
물론, 충진할 때 코팅 두께를 구멍 깊이와 정확히 같게 조절하는 것은 불가능하므로 어느 정도 여분이 생기기 때문에 CMP(Chemical Mechanical Polishing) 기술을 사용합니다. 고급 기술처럼 들리지만, 실제로는 연삭, 즉 여분을 제거하는 기술입니다. 그 결과는 다음과 같습니다.
이제 비아(Via) 층 제작이 완료되었습니다. 물론 비아 제작은 주로 후면 금속층의 배선을 위한 것입니다.
금속층 생산:
위의 조건 하에서 PVD(Physical Deposition) 공법을 사용하여 또 다른 금속층을 증착합니다. 이 금속층은 주로 구리 기반 합금입니다.
노출과 에칭을 거쳐 원하는 결과물을 얻습니다. 그리고 원하는 결과물을 얻을 때까지 계속해서 쌓아 올립니다.
레이아웃을 그릴 때 금속 층의 수와 사용된 공정을 통해 최대 몇 층을 쌓을 수 있는지 알려줍니다. 즉, 몇 층을 쌓을 수 있는지를 알려줍니다.
마침내 이런 구조가 완성되었습니다. 윗면 패드는 이 칩의 핀이고, 패키징 후에는 우리가 볼 수 있는 핀이 됩니다. (물론, 제가 임의로 그린 것이니 실질적인 의미는 없고, 그냥 예시일 뿐입니다.)
이는 칩을 만드는 일반적인 공정입니다. 이번 호에서는 반도체 파운드리에서 가장 중요한 노광, 에칭, 이온 주입, 퍼니스 튜브, CVD, PVD, CMP 등에 대해 알아보았습니다.
게시 시간: 2024년 8월 23일