CVD SiC 코팅이란 무엇인가요?
화학 기상 증착(CVD)은 고순도 고체 재료를 생산하는 데 사용되는 진공 증착 공정입니다. 이 공정은 반도체 제조 분야에서 웨이퍼 표면에 박막을 형성하는 데 자주 사용됩니다. CVD를 이용한 탄화규소 제조 공정에서, 기판은 하나 이상의 휘발성 전구체에 노출되고, 이 전구체는 기판 표면에서 화학 반응을 일으켜 원하는 탄화규소 막을 형성합니다. 다양한 탄화규소 재료 제조 방법 중에서 화학 기상 증착법으로 제조된 제품은 균일성과 순도가 높으며, 공정 제어성이 우수하다는 장점이 있습니다. CVD 실리콘 카바이드 소재는 탁월한 열적, 전기적, 화학적 특성을 독특하게 조합하여 고성능 소재가 요구되는 반도체 산업에 매우 적합합니다. CVD 실리콘 카바이드 부품은 에칭 장비, MOCVD 장비, Si 에피택셜 장비, SiC 에피택셜 장비, 급속 열처리 장비 등 다양한 분야에 널리 사용됩니다.
본 논문은 박막 제조 과정에서 서로 다른 공정 온도에서 성장시킨 박막의 품질을 분석하는 데 초점을 맞추고 있습니다.CVD SiC 코팅따라서 가장 적절한 공정 온도를 선택하기 위함이다. 본 실험에서는 흑연을 기판으로, 트리클로로메틸실란(MTS)을 반응 가스로 사용하였다. SiC 코팅은 저압 CVD 공정을 통해 증착하였으며, 코팅층의 미세구조를 분석하였다.CVD SiC 코팅주사전자현미경으로 관찰하여 구조적 밀도를 분석한다.
흑연 기판의 표면 온도가 매우 높기 때문에 중간 가스가 기판 표면에서 탈착 및 방출되고, 최종적으로 기판 표면에 남아 있는 C와 Si는 고체상 SiC를 형성하여 SiC 코팅을 형성합니다. 위의 CVD-SiC 성장 공정에서 알 수 있듯이, 온도는 가스 확산, MTS 분해, 액적 형성 및 중간 가스의 탈착 및 방출에 영향을 미치므로 증착 온도는 SiC 코팅의 형태에 중요한 역할을 합니다. 코팅의 미세 형태는 코팅 밀도를 가장 직관적으로 보여주는 지표이므로, 다양한 증착 온도가 CVD SiC 코팅의 미세 형태에 미치는 영향을 연구하는 것이 필요합니다. MTS는 900~1600℃ 사이에서 분해되어 SiC 코팅을 형성할 수 있으므로, 본 실험에서는 CVD-SiC 코팅에 미치는 온도의 영향을 연구하기 위해 900℃, 1000℃, 1100℃, 1200℃, 1300℃의 다섯 가지 증착 온도를 선택하여 SiC 코팅을 제조하였다. 구체적인 매개변수는 표 3에 제시되어 있다. 그림 2는 서로 다른 증착 온도에서 성장된 CVD-SiC 코팅의 미세 구조를 보여준다.
증착 온도가 900℃일 때, 모든 SiC는 섬유 형태로 성장합니다. 단일 섬유의 직경은 약 3.5μm이고, 종횡비는 약 3(<10)입니다. 또한, 수많은 나노 SiC 입자로 구성되어 있어 기존의 SiC 나노와이어나 단결정 SiC 위스커와는 다른 다결정 SiC 구조를 나타냅니다. 이러한 섬유형 SiC는 부적절한 공정 변수로 인해 발생하는 구조적 결함입니다. 이 SiC 코팅의 구조는 비교적 성글고, 섬유형 SiC 사이에 많은 기공이 존재하며 밀도가 매우 낮습니다. 따라서 이 온도는 치밀한 SiC 코팅을 제조하기에 적합하지 않습니다. 일반적으로 섬유형 SiC 구조적 결함은 증착 온도가 너무 낮을 때 발생합니다. 저온에서는 기판 표면에 흡착된 작은 분자들이 낮은 에너지를 가지고 있어 이동 능력이 떨어지기 때문입니다. 따라서 작은 분자들은 SiC 결정립의 표면 자유 에너지가 가장 낮은 부분(예: 결정립 끝부분)으로 이동하여 성장하는 경향이 있습니다. 이러한 지속적인 방향성 성장은 결국 섬유질 형태의 SiC 구조적 결함을 형성하게 됩니다.
CVD SiC 코팅 준비:
먼저, 흑연 기판을 고온 진공로에 넣고 아르곤 분위기에서 1500℃로 1시간 동안 유지하여 회분을 제거합니다. 그런 다음 흑연 블록을 15x15x5mm 크기로 절단하고, SiC 증착에 영향을 미치는 표면 기공을 제거하기 위해 1200메쉬 사포로 표면을 연마합니다. 처리된 흑연 블록을 무수 에탄올과 증류수로 세척한 후 100℃ 오븐에서 건조합니다. 마지막으로, 흑연 기판을 관형로의 주 온도 영역에 넣어 SiC 증착을 진행합니다. 화학 기상 증착 시스템의 개략도는 그림 1에 나타내었습니다.
그만큼CVD SiC 코팅주사전자현미경으로 관찰하여 입자 크기와 밀도를 분석하였다. 또한, SiC 코팅의 증착 속도는 아래 공식에 따라 계산하였다. VSiC=(m2-m1)/(Sxt)x100% VSiC=증착률; m2 – 코팅 시료의 질량(mg); m1 – 기질의 질량(mg); S - 기판의 표면적(mm2); t는 증착 시간(시간)입니다. CVD-SiC 공정은 비교적 복잡하며, 그 과정은 다음과 같이 요약할 수 있습니다. 고온에서 MTS는 열분해를 통해 탄소 공급원 및 실리콘 공급원 소분자를 생성합니다. 탄소 공급원 소분자는 주로 CH₃, C₂H₂, C₂H₄ 등으로 구성되고, 실리콘 공급원 소분자는 주로 SiCl₂, SiCl₃ 등으로 구성됩니다. 이러한 탄소 공급원 및 실리콘 공급원 소분자는 운반 가스와 희석 가스에 의해 흑연 기판 표면으로 이동하고, 기판 표면에 흡착됩니다. 이후 소분자들 간의 화학 반응이 일어나 점차 성장하는 작은 액적을 형성하고, 이 액적들이 융합됩니다. 이 반응에서는 중간 부산물(HCl 가스)이 생성됩니다. 온도가 1000℃까지 상승하면 SiC 코팅의 밀도가 크게 향상됩니다. 코팅의 대부분은 SiC 입자(크기 약 4μm)로 구성되어 있지만, 섬유 형태의 SiC 결함도 일부 발견되는데, 이는 이 온도에서도 SiC의 방향성 성장이 여전히 일어나고 있으며 코팅 밀도가 아직 충분히 높지 않음을 보여줍니다. 온도가 1100℃까지 상승하면 SiC 코팅의 밀도가 매우 높아지고 섬유 형태의 SiC 결함이 완전히 사라집니다. 코팅은 직경 약 5~10μm의 액적 형태의 SiC 입자들이 촘촘하게 결합되어 있으며, 입자 표면은 매우 거칠고 수많은 나노 크기의 SiC 입자로 이루어져 있습니다. 실제로 1100℃에서의 CVD-SiC 성장 공정은 물질 전달 제어 방식으로 진행됩니다. 기판 표면에 흡착된 작은 분자들은 SiC 입자로 핵을 형성하고 성장하기에 충분한 에너지와 시간을 갖게 됩니다. SiC 입자들은 균일하게 큰 액적을 형성합니다. 표면 에너지의 작용으로 대부분의 액적은 구형을 띠게 되며, 액적들이 단단히 결합되어 조밀한 SiC 코팅을 형성합니다. 온도가 1200℃까지 상승하면 SiC 코팅은 치밀해지지만, SiC 입자의 형태는 다중 능선형으로 변하고 코팅 표면은 거칠어집니다. 온도가 1300℃까지 상승하면 흑연 기판 표면에 직경 약 3μm의 규칙적인 구형 입자가 다량으로 존재합니다. 이는 이 온도에서 SiC가 기상 핵생성으로 전환되고 MTS 분해 속도가 매우 빨라지기 때문입니다. 작은 분자들이 반응하여 SiC 결정립을 형성한 후 기판 표면에 흡착됩니다. 이 결정립들이 구형 입자로 변한 후 가라앉으면서 결국 밀도가 낮은 느슨한 SiC 입자 코팅이 형성됩니다. 따라서 1300℃는 치밀한 SiC 코팅 형성 온도로 사용할 수 없습니다. 종합적인 비교를 통해 치밀한 SiC 코팅을 제조하기 위한 최적의 CVD 증착 온도는 1100℃임을 알 수 있습니다.
그림 3은 다양한 증착 온도에서 CVD SiC 코팅의 증착 속도를 보여줍니다. 증착 온도가 증가함에 따라 SiC 코팅의 증착 속도는 점차 감소합니다. 900°C에서의 증착 속도는 0.352 mg·h⁻¹/mm²이며, 섬유의 방향성 성장으로 인해 가장 빠른 증착 속도를 나타냅니다. 가장 높은 밀도를 갖는 코팅의 증착 속도는 0.179 mg·h⁻¹/mm²입니다. 일부 SiC 입자의 증착으로 인해 1300°C에서의 증착 속도는 0.027 mg·h⁻¹/mm²로 가장 낮습니다. 결론: 최적의 CVD 증착 온도는 1100℃입니다. 저온에서는 SiC의 방향성 성장이 촉진되는 반면, 고온에서는 SiC에서 증기 증착이 발생하여 코팅이 불균일해집니다. 증착 온도가 증가함에 따라 증착 속도가 증가합니다.CVD SiC 코팅점차 감소합니다.
게시 시간: 2025년 5월 26일