Welkom op onze website voor productinformatie en advies.
Onze website:https://www.vet-china.com/
Etsen van Poly en SiO2:
Hierna worden de overtollige Poly en SiO2 weggeëtst, oftewel verwijderd. Op dit moment wordt de richting bepaald.etsenwordt gebruikt. In de classificatie van etsen wordt onderscheid gemaakt tussen gericht etsen en niet-gericht etsen. Gericht etsen verwijst naaretsenin een bepaalde richting, terwijl niet-directioneel etsen niet-directioneel is (ik zei per ongeluk te veel. Kortom, het is het verwijderen van SiO2 in een bepaalde richting door middel van specifieke zuren en basen). In dit voorbeeld gebruiken we neerwaarts gericht etsen om SiO2 te verwijderen, en het ziet er zo uit.
Verwijder ten slotte de fotoresist. Op dit moment is de methode om de fotoresist te verwijderen niet de hierboven genoemde activering door middel van lichtbestraling, maar via andere methoden. Dit komt doordat we op dit moment geen specifieke grootte hoeven te bepalen, maar alle fotoresist moeten verwijderen. Uiteindelijk ziet het eruit zoals weergegeven in de volgende afbeelding.
Op deze manier hebben we het doel bereikt om de specifieke locatie van de Poly SiO2 te behouden.
Vorming van de bron en afvoer:
Laten we tot slot eens kijken hoe de source en drain worden gevormd. Iedereen herinnert zich nog dat we het er in de vorige editie over hadden. De source en drain zijn geïmplanteerd met ionen van hetzelfde type. Nu kunnen we fotoresist gebruiken om het source/drain-gebied te openen waar het N-type moet worden geïmplanteerd. Omdat we alleen NMOS als voorbeeld nemen, worden alle onderdelen in de bovenstaande afbeelding geopend, zoals te zien is in de volgende afbeelding.
Omdat het door de fotoresist bedekte deel niet geïmplanteerd kan worden (het licht wordt geblokkeerd), worden N-type elementen alleen op de vereiste NMOS geïmplanteerd. Omdat het substraat onder de poly wordt geblokkeerd door poly en SiO2, wordt het niet geïmplanteerd, waardoor het er zo uitziet.
Op dit punt is een eenvoudig MOS-model gemaakt. In theorie kan deze MOS werken als er spanning wordt toegevoegd aan de source, drain, poly en het substraat, maar we kunnen niet zomaar een probe nemen en direct spanning toevoegen aan de source en drain. Op dit punt is MOS-bedrading nodig, dat wil zeggen, op deze MOS moeten draden worden aangesloten om meerdere MOS'en met elkaar te verbinden. Laten we het bedradingsproces eens bekijken.
VIA maken:
De eerste stap is om de gehele MOS te bedekken met een laag SiO2, zoals weergegeven in de onderstaande afbeelding:
Uiteraard wordt deze SiO2 geproduceerd door middel van CVD, omdat dit zeer snel en tijdbesparend is. Hierna volgt nog het proces van het aanbrengen van de fotoresist en het belichten. Na afloop ziet het er zo uit.
Gebruik vervolgens de etsmethode om een gat in het SiO2 te etsen, zoals weergegeven in het grijze gedeelte in de onderstaande afbeelding. De diepte van dit gat komt direct in contact met het Si-oppervlak.
Verwijder ten slotte de fotoresist en u krijgt het volgende resultaat.
Wat nu moet gebeuren, is de geleider in dit gat opvullen. Wat is deze geleider? Elk bedrijf is anders, de meeste zijn wolfraamlegeringen, dus hoe kan dit gat worden opgevuld? De PVD-methode (Physical Vapor Deposition) wordt gebruikt en het principe is vergelijkbaar met de onderstaande afbeelding.
Gebruik hoogenergetische elektronen of ionen om het doelmateriaal te bombarderen, en het gebroken doelmateriaal zal in de vorm van atomen naar de bodem zakken en zo de onderliggende coating vormen. Het doelmateriaal dat we meestal in het nieuws zien, verwijst naar het doelmateriaal hier.
Nadat het gat is gevuld, ziet het er zo uit.
Natuurlijk is het bij het vullen onmogelijk om de dikte van de coating exact gelijk te maken aan de diepte van het gat, dus er zal wat overtollig materiaal overblijven. Daarom gebruiken we CMP-technologie (Chemical Mechanical Polishing), wat erg geavanceerd klinkt, maar in feite is het slijpen, het wegslijpen van de overtollige delen. Het resultaat is als volgt.
We hebben nu de productie van een via-laag voltooid. De productie van een via is natuurlijk voornamelijk bedoeld voor de bedrading van de onderliggende metaallaag.
Productie van metaallagen:
Onder bovenstaande omstandigheden gebruiken we PVD om een extra laag metaal aan te brengen. Dit metaal is voornamelijk een legering op basis van koper.
Na belichting en etsen krijgen we wat we willen. Vervolgens blijven we stapelen tot we aan onze behoeften voldoen.
Wanneer we de lay-out tekenen, geven we aan hoeveel lagen metaal er maximaal op elkaar gestapeld kunnen worden en via welk proces. Dat wil zeggen: hoeveel lagen er maximaal op elkaar gestapeld kunnen worden.
Uiteindelijk krijgen we deze structuur. Het bovenste deel is de pin van deze chip, en na verpakking wordt dit de pin die we kunnen zien (natuurlijk heb ik hem willekeurig getekend, er is geen praktische betekenis, gewoon als voorbeeld).
Dit is het algemene proces voor het maken van een chip. In deze uitgave hebben we geleerd over de belangrijkste technieken voor belichting, etsen, ionenimplantatie, ovenbuizen, CVD, PVD, CMP, enz. in de halfgeleidergieterij.
Plaatsingstijd: 23-08-2024