Yarı iletken proses akışı-Ⅱ

Ürün bilgisi ve danışmanlık için web sitemize hoş geldiniz.

Web sitemiz:https://www.vet-china.com/

 

Poli ve SiO2 Aşındırma:

Bundan sonra, fazla Poli ve SiO2 aşındırılır, yani uzaklaştırılır. Bu sırada, yönlügravürkullanılır. Aşındırma sınıflandırmasında, yönlü aşındırma ve yönsüz aşındırma sınıflandırması vardır. Yönlü aşındırma,gravürbelirli bir yönde, yönsüz aşındırma ise yönsüzdür (yanlışlıkla çok fazla dedim. Kısaca, belirli asitler ve bazlar aracılığıyla belirli bir yönde SiO2'yi uzaklaştırmaktır). Bu örnekte, SiO2'yi uzaklaştırmak için aşağı yönlü aşındırma kullanıyoruz ve bu şekilde oluyor.

Son olarak, fotorezisti çıkarın. Bu aşamada, fotorezisti çıkarma yöntemi yukarıda belirtilen ışık ışınımı yoluyla aktivasyon değil, diğer yöntemlerledir, çünkü bu aşamada belirli bir boyut tanımlamamız gerekmez, ancak tüm fotorezisti çıkarmamız gerekir. Son olarak, aşağıdaki şekilde gösterildiği gibi olur.

Bu şekilde Poli SiO2’nin özgül konumunun korunması amacına ulaşmış olduk.

 

Kaynak ve drenaj oluşumu:

Son olarak, kaynak ve drenajın nasıl oluştuğunu düşünelim. Herkes bunu geçen sayıda konuştuğumuzu hala hatırlıyor. Kaynak ve drenaj aynı tip elementlerle iyon aşılanmıştır. Bu aşamada, N tipinin aşılanması gereken kaynak/dren alanını açmak için fotorezist kullanabiliriz. Sadece NMOS'u örnek aldığımız için, yukarıdaki şekildeki tüm parçalar aşağıdaki şekilde gösterildiği gibi açılacaktır.

Fotorezistin kapladığı kısım implant edilemediğinden (ışık engellendiğinden), N tipi elemanlar yalnızca gerekli NMOS üzerine implant edilecektir. Poli altındaki substrat poli ve SiO2 tarafından bloke edildiğinden, implant edilmeyecektir, bu yüzden böyle olur.

Bu noktada basit bir MOS modeli yapılmıştır. Teoride, kaynak, drenaj, poli ve alt tabakaya voltaj eklenirse, bu MOS çalışabilir, ancak bir prob alıp doğrudan kaynak ve drenaja voltaj ekleyemeyiz. Bu noktada, MOS kablolaması gerekir, yani bu MOS'ta, birçok MOS'u birbirine bağlamak için kablolar bağlanır. Kablolama sürecine bir göz atalım.

 

VIA Yapımı:

İlk adım, aşağıdaki şekilde gösterildiği gibi tüm MOS'u bir SiO2 tabakasıyla kaplamaktır:

Elbette bu SiO2 CVD ile üretilir, çünkü çok hızlıdır ve zamandan tasarruf sağlar. Aşağıda fotorezistin döşenmesi ve pozlanması süreci yer almaktadır. Sonunda, şöyle görünür.

Daha sonra, aşağıdaki şekilde gri kısımda gösterildiği gibi, SiO2 üzerinde bir delik açmak için aşındırma yöntemini kullanın. Bu deliğin derinliği doğrudan Si yüzeyiyle temas eder.

Son olarak fotorezisti kaldırdığımızda aşağıdaki görüntü elde edilir.

Bu noktada yapılması gereken şey bu deliğe iletkeni doldurmaktır. Peki bu iletken nedir? Her şirket farklıdır, çoğu tungsten alaşımıdır, peki bu delik nasıl doldurulabilir? PVD (Fiziksel Buhar Biriktirme) yöntemi kullanılır ve prensip aşağıdaki şekle benzerdir.

Hedef malzemeyi bombardıman etmek için yüksek enerjili elektronlar veya iyonlar kullanın ve kırılan hedef malzeme atomlar halinde dibe düşecek ve böylece alttaki kaplama oluşacaktır. Genellikle haberlerde gördüğümüz hedef malzeme burada hedef malzemeye atıfta bulunmaktadır.
Deliği doldurduktan sonra bu şekilde görünüyor.

Elbette doldurduğumuzda, kaplamanın kalınlığının deliğin derinliğine tam olarak eşit olmasını kontrol etmek imkansızdır, bu nedenle biraz fazlalık olacaktır, bu nedenle kulağa çok üst düzey gelen ancak aslında taşlama, fazla parçaları taşlama olan CMP (Kimyasal Mekanik Parlatma) teknolojisini kullanırız. Sonuç böyledir.

Bu noktada, bir via katmanının üretimini tamamladık. Elbette, via üretimi esas olarak arkasındaki metal katmanın kablolanması içindir.

 

Metal tabaka üretimi:

Yukarıdaki koşullar altında, başka bir metal katmanını kaplamak için PVD kullanırız. Bu metal esas olarak bakır bazlı bir alaşımdır.

Daha sonra pozlama ve aşındırma işleminden sonra istediğimizi elde ederiz. Daha sonra ihtiyaçlarımızı karşılayana kadar istiflemeye devam ederiz.

Yerleşim planını çizdiğimizde, en fazla kaç kat metal ve kullanılan işlemle üst üste konulabileceğini, yani kaç kat üst üste konulabileceğini söyleyeceğiz.
Son olarak bu yapıyı elde ediyoruz. Üstteki ped bu çipin pinidir ve paketlemeden sonra görebildiğimiz pin haline gelir (elbette rastgele çizdim, pratik bir önemi yok, sadece örnek).

Bu, bir çip yapmanın genel sürecidir. Bu sayıda, yarı iletken dökümhanesinde en önemli pozlama, aşındırma, iyon aşındırma, fırın tüpleri, CVD, PVD, CMP vb. hakkında bilgi edindik.