Chào mừng bạn đến với trang web của chúng tôi để biết thông tin sản phẩm và tư vấn.
Trang web của chúng tôi:https://www.vet-china.com/
Khắc Poly và SiO2:
Sau đó, Poly và SiO2 dư thừa được khắc đi, tức là loại bỏ. Vào thời điểm này, định hướngkhắcđược sử dụng. Trong phân loại khắc, có sự phân loại khắc định hướng và khắc không định hướng. Khắc định hướng đề cập đếnkhắctheo một hướng nhất định, trong khi khắc không theo hướng là không theo hướng (tôi vô tình nói quá nhiều. Nói tóm lại, đó là loại bỏ SiO2 theo một hướng nhất định thông qua các axit và bazơ cụ thể). Trong ví dụ này, chúng ta sử dụng khắc theo hướng xuống để loại bỏ SiO2 và nó trở thành như thế này.
Cuối cùng, loại bỏ lớp cản quang. Lúc này, phương pháp loại bỏ lớp cản quang không phải là kích hoạt thông qua chiếu sáng như đã đề cập ở trên, mà là thông qua các phương pháp khác, vì chúng ta không cần phải xác định kích thước cụ thể tại thời điểm này, mà là loại bỏ tất cả lớp cản quang. Cuối cùng, nó trở thành như trong hình sau.
Bằng cách này, chúng ta đã đạt được mục đích giữ nguyên vị trí cụ thể của Poly SiO2.
Sự hình thành nguồn và cống:
Cuối cùng, chúng ta hãy xem xét cách hình thành nguồn và máng. Mọi người vẫn còn nhớ rằng chúng ta đã nói về nó trong số trước. Nguồn và máng được cấy ion bằng cùng một loại nguyên tố. Lúc này, chúng ta có thể sử dụng chất cản quang để mở vùng nguồn/cống nơi loại N cần được cấy. Vì chúng ta chỉ lấy NMOS làm ví dụ, nên tất cả các bộ phận trong hình trên sẽ được mở, như thể hiện trong hình sau.
Vì phần được phủ bởi chất cản quang không thể cấy ghép (ánh sáng bị chặn), các thành phần loại N sẽ chỉ được cấy ghép trên NMOS cần thiết. Vì chất nền bên dưới poly bị chặn bởi poly và SiO2, nó sẽ không được cấy ghép, vì vậy nó trở thành như thế này.
Đến đây, một mô hình MOS đơn giản đã được tạo ra. Về lý thuyết, nếu thêm điện áp vào nguồn, máng, poly và chất nền, MOS này có thể hoạt động, nhưng chúng ta không thể chỉ cần lấy một đầu dò và thêm điện áp trực tiếp vào nguồn và máng. Lúc này, cần phải đấu dây MOS, tức là trên MOS này, kết nối các dây để kết nối nhiều MOS lại với nhau. Chúng ta hãy cùng xem xét quá trình đấu dây.
Thực hiện VIA:
Bước đầu tiên là phủ toàn bộ MOS bằng một lớp SiO2, như thể hiện trong hình bên dưới:
Tất nhiên, SiO2 này được sản xuất bằng CVD, vì nó rất nhanh và tiết kiệm thời gian. Sau đây vẫn là quá trình đặt chất cản quang và phơi sáng. Sau khi kết thúc, nó trông như thế này.
Sau đó sử dụng phương pháp khắc để khắc một lỗ trên SiO2, như thể hiện ở phần màu xám trong hình bên dưới. Độ sâu của lỗ này tiếp xúc trực tiếp với bề mặt Si.
Cuối cùng, loại bỏ lớp cản quang và thu được hình ảnh như sau.
Lúc này, điều cần làm là lấp đầy dây dẫn vào lỗ này. Dây dẫn này là gì? Mỗi công ty đều khác nhau, phần lớn là hợp kim vonfram, vậy làm sao có thể lấp đầy lỗ này? Sử dụng phương pháp PVD (Physical Vapor Deposition), nguyên lý tương tự như hình bên dưới.
Sử dụng electron hoặc ion năng lượng cao để bắn phá vật liệu mục tiêu, vật liệu mục tiêu bị phá vỡ sẽ rơi xuống dưới dưới dạng nguyên tử, do đó hình thành lớp phủ bên dưới. Vật liệu mục tiêu mà chúng ta thường thấy trong tin tức đề cập đến vật liệu mục tiêu ở đây.
Sau khi lấp đầy lỗ, nó trông như thế này.
Tất nhiên, khi chúng ta lấp đầy, không thể kiểm soát được độ dày của lớp phủ bằng chính xác độ sâu của lỗ, do đó sẽ có một số phần thừa, vì vậy chúng tôi sử dụng công nghệ CMP (Đánh bóng cơ học hóa học), nghe có vẻ rất cao cấp, nhưng thực chất là mài, mài đi những phần thừa. Kết quả là như thế này.
Đến thời điểm này, chúng tôi đã hoàn thành việc sản xuất một lớp via. Tất nhiên, việc sản xuất via chủ yếu là để đấu dây cho lớp kim loại phía sau.
Sản xuất lớp kim loại:
Trong những điều kiện trên, chúng tôi sử dụng PVD để mạ thêm một lớp kim loại nữa. Lớp kim loại này chủ yếu là hợp kim gốc đồng.
Sau khi phơi sáng và khắc, chúng ta có được thứ mình muốn. Sau đó tiếp tục xếp chồng lên nhau cho đến khi đạt được nhu cầu.
Khi chúng tôi vẽ sơ đồ, chúng tôi sẽ cho bạn biết có thể xếp chồng tối đa bao nhiêu lớp kim loại và thông qua quy trình được sử dụng, nghĩa là có thể xếp chồng bao nhiêu lớp.
Cuối cùng, chúng ta có được cấu trúc này. Miếng đệm trên cùng là chân của con chip này và sau khi đóng gói, nó trở thành chân mà chúng ta có thể nhìn thấy (tất nhiên, tôi vẽ nó một cách ngẫu nhiên, không có ý nghĩa thực tế nào, chỉ để làm ví dụ).
Đây là quy trình chung để tạo ra một con chip. Trong số này, chúng ta đã tìm hiểu về các quá trình phơi sáng, khắc, cấy ion, ống lò, CVD, PVD, CMP, v.v. quan trọng nhất trong xưởng đúc bán dẫn.
Thời gian đăng: 23-08-2024