Przepływ procesu półprzewodnikowego-II

Witamy na naszej stronie internetowej, gdzie znajdą Państwo informacje o produktach i konsultacje.

Nasza strona internetowa:https://www.vet-china.com/

 

Trawienie Poli i SiO2:

Następnie nadmiar Poly i SiO2 zostaje wytrawiony, czyli usunięty. W tym momencie kierunkoweakwafortajest używany. W klasyfikacji trawienia istnieje klasyfikacja trawienia kierunkowego i trawienia bezkierunkowego. Trawienie kierunkowe odnosi się doakwafortaw określonym kierunku, podczas gdy trawienie bezkierunkowe jest bezkierunkowe (przypadkowo powiedziałem za dużo. Krótko mówiąc, polega na usuwaniu SiO2 w określonym kierunku za pomocą określonych kwasów i zasad). W tym przykładzie używamy trawienia kierunkowego w dół, aby usunąć SiO2, i wygląda to tak.

Na koniec usuń fotorezyst. W tym momencie metoda usuwania fotorezystu nie polega na aktywacji poprzez naświetlanie światłem, o której mowa powyżej, ale na innych metodach, ponieważ nie musimy w tym momencie definiować konkretnego rozmiaru, ale usunąć cały fotorezyst. Na koniec wygląda to tak, jak pokazano na poniższym rysunku.

W ten sposób osiągnęliśmy cel zachowania konkretnej lokalizacji Poly SiO2.

 

Tworzenie źródła i odpływu:

Na koniec rozważmy, jak powstaje źródło i dren. Wszyscy nadal pamiętają, że mówiliśmy o tym w poprzednim numerze. Źródło i dren są implantowane jonowo tym samym typem elementów. W tym momencie możemy użyć fotorezystu, aby otworzyć obszar źródła/drenu, w którym należy wszczepić typ N. Ponieważ bierzemy tylko NMOS jako przykład, wszystkie części na powyższym rysunku zostaną otwarte, jak pokazano na poniższym rysunku.

Ponieważ część pokryta fotorezystem nie może zostać wszczepiona (światło jest zablokowane), elementy typu N zostaną wszczepione tylko na wymaganym NMOS. Ponieważ podłoże pod poli jest zablokowane przez poli i SiO2, nie zostanie wszczepione, więc staje się to takie.

W tym momencie stworzono prosty model MOS. Teoretycznie, jeśli do źródła, drenu, polimeru i podłoża zostanie dodane napięcie, ten MOS może działać, ale nie możemy po prostu wziąć sondy i dodać napięcia bezpośrednio do źródła i drenu. W tym momencie potrzebne jest okablowanie MOS, czyli na tym MOS, podłączyć przewody, aby połączyć wiele MOS razem. Przyjrzyjmy się procesowi okablowania.

 

Tworzenie VIA:

Pierwszym krokiem jest pokrycie całego układu MOS warstwą SiO2, jak pokazano na poniższym rysunku:

Oczywiście, SiO2 jest wytwarzane metodą CVD, ponieważ jest bardzo szybkie i oszczędza czas. Poniżej znajduje się nadal proces nakładania fotorezystu i naświetlania. Po zakończeniu wygląda to tak.

Następnie użyj metody trawienia, aby wytrawić otwór w SiO2, jak pokazano na szarej części na poniższym rysunku. Głębokość tego otworu bezpośrednio styka się z powierzchnią Si.

Na koniec usuń fotorezyst, a uzyskasz taki wygląd.

W tym momencie należy wypełnić ten otwór przewodnikiem. A co to za przewodnik? Każda firma jest inna, większość z nich to stopy wolframu, więc jak można wypełnić ten otwór? Stosowana jest metoda PVD (Physical Vapor Deposition), a zasada jest podobna do poniższego rysunku.

Użyj wysokoenergetycznych elektronów lub jonów, aby zbombardować materiał docelowy, a rozbity materiał docelowy opadnie na dno w postaci atomów, tworząc w ten sposób powłokę poniżej. Materiał docelowy, który zwykle widzimy w wiadomościach, odnosi się do materiału docelowego tutaj.
Po wypełnieniu dziury wygląda to tak.

Oczywiście, gdy wypełniamy otwór, nie da się kontrolować grubości powłoki, aby była dokładnie równa głębokości otworu, więc będzie trochę nadmiaru, więc używamy technologii CMP (Chemical Mechanical Polishing), która brzmi bardzo ekskluzywnie, ale w rzeczywistości jest to szlifowanie, szlifowanie nadmiaru części. Rezultat jest taki.

W tym momencie zakończyliśmy produkcję warstwy przelotki. Oczywiście produkcja przelotki jest głównie przeznaczona do okablowania warstwy metalowej znajdującej się za nią.

 

Produkcja warstw metalowych:

W powyższych warunkach stosujemy PVD, aby nałożyć kolejną warstwę metalu. Metal ten jest głównie stopem na bazie miedzi.

Następnie po naświetleniu i wytrawieniu otrzymujemy to, czego chcemy. Następnie kontynuujemy układanie, aż spełnimy nasze potrzeby.

Podczas rysowania układu powiemy Ci, ile warstw metalu i za pomocą jakiego procesu można go maksymalnie ułożyć, co oznacza, ile warstw można ułożyć.
Na koniec otrzymujemy tę strukturę. Górny pad jest pinem tego układu, a po zapakowaniu staje się pinem, który możemy zobaczyć (oczywiście narysowałem go losowo, nie ma to żadnego praktycznego znaczenia, po prostu przykład).

Oto ogólny proces wytwarzania chipa. W tym wydaniu dowiedzieliśmy się o najważniejszych ekspozycjach, trawieniu, implantacji jonów, rurach pieca, CVD, PVD, CMP itp. w odlewnictwie półprzewodników.