Bem-vindo ao nosso site para informações e consultas sobre produtos.
Nosso site:https://www.vet-china.com/
Gravação de Poli e SiO2:
Após isso, o excesso de Poli e SiO2 é removido, ou seja, o que é chamado de corrosão. Neste momento, o direcionamentogravuraé usado. Na classificação da corrosão, há uma classificação de corrosão direcional e corrosão não direcional. A corrosão direcional refere-se agravuraem uma determinada direção, enquanto a corrosão não direcional é não direcional (falei demais sem querer. Resumindo, é remover SiO₂ em uma determinada direção através de ácidos e bases específicos). Neste exemplo, usamos a corrosão direcional para baixo para remover SiO₂, e fica assim.
Por fim, remova a fotorresistência. Neste ponto, o método de remoção da fotorresistência não é a ativação por irradiação de luz mencionada acima, mas sim outros métodos, pois não precisamos definir um tamanho específico neste momento, mas sim remover toda a fotorresistência. Finalmente, a imagem fica como mostrado na figura a seguir.
Dessa forma, alcançamos o objetivo de manter a localização específica do Poly SiO2.
Formação da fonte e do dreno:
Por fim, vamos considerar como a fonte e o dreno são formados. Todos ainda se lembram de que falamos sobre isso na última edição. A fonte e o dreno são implantados iônicos com o mesmo tipo de elemento. Neste momento, podemos usar fotorresistência para abrir a área de fonte/dreno onde o tipo N precisa ser implantado. Como tomamos apenas NMOS como exemplo, todas as partes da figura acima serão abertas, como mostrado na figura a seguir.
Como a parte coberta pela fotorresistência não pode ser implantada (a luz é bloqueada), os elementos do tipo N serão implantados apenas no NMOS necessário. Como o substrato sob o poli está bloqueado por poli e SiO₂, ele não será implantado, então fica assim.
Neste ponto, um modelo MOS simples foi criado. Em teoria, se a tensão for adicionada à fonte, ao dreno, ao polímero e ao substrato, este MOS pode funcionar, mas não podemos simplesmente pegar uma sonda e adicionar tensão diretamente à fonte e ao dreno. Neste ponto, a fiação MOS é necessária, ou seja, neste MOS, conectar fios para conectar vários MOS. Vamos dar uma olhada no processo de fiação.
Fazendo VIA:
O primeiro passo é cobrir todo o MOS com uma camada de SiO2, conforme mostrado na figura abaixo:
Claro, este SiO2 é produzido por CVD, porque é muito rápido e economiza tempo. O que se segue é o processo de colocação da fotorresistência e exposição. Após o término, fica assim.
Em seguida, use o método de corrosão para gravar um furo no SiO₂, como mostrado na parte cinza da figura abaixo. A profundidade desse furo está em contato direto com a superfície do Si.
Por fim, remova a fotorresistência e obtenha a seguinte aparência.
Neste momento, o que precisa ser feito é preencher o condutor neste furo. E o que é esse condutor? Cada empresa é diferente, a maioria delas são ligas de tungstênio, então como preencher esse furo? O método PVD (Deposição Física de Vapor) é usado, e o princípio é semelhante ao da figura abaixo.
Use elétrons ou íons de alta energia para bombardear o material alvo, e o material alvo fragmentado cairá no fundo na forma de átomos, formando assim o revestimento abaixo. O material alvo que costumamos ver nas notícias refere-se ao material alvo aqui.
Depois de preencher o buraco, ele fica assim.
É claro que, ao preenchermos, é impossível controlar a espessura do revestimento para que fique exatamente igual à profundidade do furo, então haverá algum excesso. Por isso, usamos a tecnologia CMP (Polimento Químico-Mecânico), que parece muito sofisticada, mas, na verdade, é um polimento, uma retificação para remover o excesso. O resultado é assim.
Neste ponto, concluímos a produção de uma camada de via. Obviamente, a produção de via serve principalmente para a fiação da camada metálica posterior.
Produção de camada metálica:
Sob as condições acima, usamos PVD para cobrir outra camada de metal. Este metal é principalmente uma liga à base de cobre.
Depois da exposição e da gravação, obtemos o que queremos. Continuamos a empilhar até atender às nossas necessidades.
Ao desenhar o layout, informaremos quantas camadas de metal e qual o processo utilizado que podem ser empilhadas no máximo, o que significa quantas camadas podem ser empilhadas.
Finalmente, temos esta estrutura. O bloco superior é o pino deste chip e, após o encapsulamento, torna-se o pino que podemos ver (claro, eu o desenhei aleatoriamente, não há significado prático, apenas como exemplo).
Este é o processo geral de fabricação de um chip. Nesta edição, aprendemos sobre os processos mais importantes de exposição, corrosão, implantação iônica, tubos de forno, CVD, PVD, CMP, etc. na fundição de semicondutores.
Horário da publicação: 23/08/2024