Vitajte na našej webovej stránke, kde nájdete informácie o produktoch a konzultácie.
Naša webová stránka:https://www.vet-china.com/
Leptanie Poly a SiO2:
Potom sa prebytočný polyetylén a SiO2 vyleptajú, teda odstránia. V tomto čase sa smerovéleptaniesa používa. V klasifikácii leptania existuje klasifikácia smerového leptania a nesmerového leptania. Smerové leptanie sa vzťahuje naleptaniev určitom smere, zatiaľ čo nesmerové leptanie je nesmerové (omylom som povedal priveľa. Stručne povedané, ide o odstránenie SiO2 v určitom smere pomocou špecifických kyselín a zásad). V tomto príklade používame na odstránenie SiO2 smerové leptanie smerom nadol a vyzerá to takto.
Nakoniec odstráňte fotorezist. V tomto prípade nie je metódou odstránenia fotorezistu aktivácia ožiarením svetlom, ako je uvedené vyššie, ale iné metódy, pretože v tomto momente nemusíme definovať konkrétnu veľkosť, ale musíme odstrániť všetok fotorezist. Nakoniec to vyzerá tak, ako je znázornené na nasledujúcom obrázku.
Týmto spôsobom sme dosiahli cieľ zachovať špecifické umiestnenie PolySiO2.
Vznik zdroja a odtoku:
Nakoniec sa pozrime na to, ako vznikajú zdroj a odtok. Každý si ešte pamätá, že sme o tom hovorili v minulom čísle. Zdroj a odtok sú implantované iónmi s rovnakým typom prvkov. V tomto prípade môžeme použiť fotorezist na otvorenie oblasti zdroj/odtok, kde je potrebné implantovať typ N. Keďže ako príklad berieme iba NMOS, všetky časti na vyššie uvedenom obrázku budú otvorené, ako je znázornené na nasledujúcom obrázku.
Keďže časť pokrytá fotorezistom nie je možné implantovať (svetlo je blokované), prvky typu N sa implantujú iba na požadovaný NMOS. Keďže substrát pod poly je blokovaný poly a SiO2, nebude implantovaný, takže sa to stane takto.
V tomto bode bol vytvorený jednoduchý model MOS tranzistora. Teoreticky, ak sa napätie pridá k zdroju, odtoku, polygónu a substrátu, tento MOS tranzistor môže fungovať, ale nemôžeme len tak vziať sondu a pridať napätie priamo k zdroju a odtoku. V tomto prípade je potrebné zapojenie MOS tranzistora, teda na tomto MOS tranzistore pripojiť vodiče, aby sa spojilo viacero MOS tranzistorov. Pozrime sa na proces zapojenia.
Tvorba VIA:
Prvým krokom je pokrytie celého MOS tranzistora vrstvou SiO2, ako je znázornené na obrázku nižšie:
Tento SiO2 sa samozrejme vyrába metódou CVD, pretože je veľmi rýchly a šetrí čas. Nasleduje proces nanášania fotorezistu a expozície. Po skončení to vyzerá takto.
Potom pomocou leptania vyleptajte do SiO2 otvor, ako je znázornené v sivej časti na obrázku nižšie. Hĺbka tohto otvoru je v priamom kontakte s povrchom Si.
Nakoniec odstráňte fotorezist a získajte nasledujúci vzhľad.
V tomto momente je potrebné vyplniť vodič v tomto otvore. Čo je to za vodič? Každá spoločnosť je iná, väčšina z nich sú volfrámové zliatiny, takže ako sa dá tento otvor vyplniť? Používa sa metóda PVD (fyzikálne nanášanie z pár) a princíp je podobný obrázku nižšie.
Na bombardovanie cieľového materiálu použite vysokoenergetické elektróny alebo ióny a rozbitý cieľový materiál padne na dno vo forme atómov, čím vytvorí povlak pod ním. Cieľový materiál, ktorý zvyčajne vidíme v správach, sa vzťahuje na cieľový materiál.
Po vyplnení diery to vyzerá takto.
Samozrejme, keď to vypĺňame, nie je možné kontrolovať hrúbku povlaku tak, aby sa presne rovnala hĺbke otvoru, takže bude nejaký prebytok, preto používame technológiu CMP (chemicko-mechanické leštenie), ktorá znie veľmi luxusne, ale v skutočnosti ide o brúsenie, odstraňovanie prebytočných častí. Výsledok je takýto.
V tomto bode sme dokončili výrobu vrstvy prechodov. Výroba prechodov je samozrejme určená hlavne na zapojenie kovovej vrstvy za nimi.
Výroba kovových vrstiev:
Za vyššie uvedených podmienok používame PVD na nanesenie ďalšej vrstvy kovu. Tento kov je prevažne zliatina na báze medi.
Potom, po expozícii a leptaní, dostaneme to, čo chceme. Potom pokračujeme v skladaní, kým nesplníme naše potreby.
Keď nakreslíme rozloženie, povieme vám, koľko vrstiev kovu a pomocou použitého procesu je možné maximálne naskladať, čo znamená, koľko vrstiev je možné naskladať.
Nakoniec dostaneme túto štruktúru. Vrchná ploška je pin tohto čipu a po zabalení sa z nej stane pin, ktorý vidíme (samozrejme, nakreslil som ho náhodne, nemá to žiadny praktický význam, len pre príklad).
Toto je všeobecný proces výroby čipu. V tomto čísle sme sa dozvedeli o najdôležitejších procesoch expozície, leptania, iónovej implantácie, pecných trubiciach, CVD, PVD, CMP atď. v zlievarni polovodičov.
Čas uverejnenia: 23. augusta 2024