Dobrodošli na našu web stranicu za informacije o proizvodima i konzultacije.
Naša web stranica:https://www.vet-china.com/
Jetkanje poli i SiO2:
Nakon toga, višak Poly i SiO2 se nagriza, odnosno uklanja. U ovom trenutku, usmjerenojetkanjekoristi se. U klasifikaciji jetkanja postoji klasifikacija usmjerenog jetkanja i neusmjerenog jetkanja. Usmjereno jetkanje odnosi se najetkanjeu određenom smjeru, dok je neusmjereno jetkanje neusmjereno (slučajno sam rekao previše. Ukratko, radi se o uklanjanju SiO2 u određenom smjeru putem specifičnih kiselina i baza). U ovom primjeru koristimo usmjereno jetkanje prema dolje za uklanjanje SiO2, i to postaje ovako.
Konačno, uklonite fotorezist. U ovom trenutku, metoda uklanjanja fotorezista nije aktivacija putem svjetlosnog zračenja spomenutog gore, već drugim metodama, jer u ovom trenutku ne moramo definirati određenu veličinu, već ukloniti sav fotorezist. Konačno, postaje kao što je prikazano na sljedećoj slici.
Na taj smo način postigli cilj zadržavanja specifične lokacije Poly SiO2.
Formiranje izvora i odvoda:
Konačno, razmotrimo kako se formiraju izvor i odvod. Svi se još sjećaju da smo o tome govorili u prošlom broju. Izvor i odvod su ionski implantirani istom vrstom elemenata. U ovom trenutku možemo koristiti fotorezist za otvaranje područja izvora/odvoda gdje treba implantirati N tip. Budući da kao primjer uzimamo samo NMOS, svi dijelovi na gornjoj slici bit će otvoreni, kao što je prikazano na sljedećoj slici.
Budući da se dio prekriven fotorezistom ne može implantirati (svjetlo je blokirano), elementi N-tipa će se implantirati samo na potreban NMOS. Budući da je podloga ispod poli blokirana poli i SiO2, neće se implantirati, pa postaje ovako.
U ovom trenutku, napravljen je jednostavan MOS model. Teoretski, ako se napon doda na izvor, odvod, poligon i podlogu, ovaj MOS može raditi, ali ne možemo samo uzeti sondu i dodati napon izravno na izvor i odvod. U ovom trenutku potrebno je ožičenje MOS-a, odnosno na ovom MOS-u spojiti žice kako bi se povezalo više MOS-ova. Pogledajmo proces ožičenja.
Izrada VIA:
Prvi korak je prekriti cijeli MOS slojem SiO2, kao što je prikazano na slici ispod:
Naravno, ovaj SiO2 se proizvodi CVD-om, jer je vrlo brz i štedi vrijeme. Slijedi još uvijek proces nanošenja fotorezista i eksponiranja. Nakon završetka, izgleda ovako.
Zatim metodom jetkanja napravite rupu na SiO2, kao što je prikazano u sivom dijelu na donjoj slici. Dubina ove rupe izravno dodiruje površinu Si.
Na kraju uklonite fotorezist i dobit ćete sljedeći izgled.
U ovom trenutku, ono što treba učiniti je ispuniti vodič u ovoj rupi. Što se tiče toga što je taj vodič? Svaka tvrtka je drugačija, većina njih su volframove legure, pa kako se može ispuniti ova rupa? Koristi se PVD (fizičko taloženje iz pare) metoda, a princip je sličan slici ispod.
Za bombardiranje ciljanog materijala upotrijebite elektrone ili ione visoke energije, a razbijeni ciljni materijal pasti će na dno u obliku atoma, formirajući tako premaz ispod. Ciljni materijal koji obično vidimo u vijestima odnosi se na ciljni materijal ovdje.
Nakon što se rupa popuni, izgleda ovako.
Naravno, kada ga punimo, nemoguće je kontrolirati debljinu premaza da bude točno jednaka dubini rupe, pa će biti viška, pa koristimo CMP (kemijsko-mehaničko poliranje) tehnologiju, što zvuči vrlo skupo, ali zapravo je brušenje, uklanjanje viška dijelova. Rezultat je ovakav.
U ovom trenutku smo završili proizvodnju sloja provodnika. Naravno, proizvodnja provodnika uglavnom je namijenjena ožičenju metalnog sloja iza.
Proizvodnja metalnog sloja:
Pod gore navedenim uvjetima, koristimo PVD za nanošenje još jednog sloja metala. Ovaj metal je uglavnom legura na bazi bakra.
Nakon ekspozicije i jetkanja, dobivamo ono što želimo. Zatim nastavljamo slagati dok ne zadovoljimo svoje potrebe.
Kada crtamo raspored, reći ćemo vam koliko slojeva metala i putem korištenog postupka se može najviše složiti, što znači koliko slojeva se može složiti.
Konačno dobivamo ovu strukturu. Gornja ploha je pin ovog čipa, a nakon pakiranja postaje pin koji možemo vidjeti (naravno, nacrtao sam ga nasumično, nema praktičnog značaja, samo za primjer).
Ovo je opći postupak izrade čipa. U ovom broju smo naučili o najvažnijim postupcima ekspozicije, jetkanja, ionske implantacije, cijevi peći, CVD-a, PVD-a, CMP-a itd. u ljevaonici poluvodiča.
Vrijeme objave: 23. kolovoza 2024.