Добре дошли на нашия уебсайт за информация относно продуктите и консултации.
Нашият уебсайт:https://www.vet-china.com/
Ецване на поли и SiO2:
След това излишните поли и силициев диоксид (SiO2) се ецват, т.е. се отстраняват. По това време, насоченотоофортсе използва. В класификацията на ецването има класификация на насочено ецване и ненасочено ецване. Насоченото ецване се отнася доофортв определена посока, докато ненасоченото ецване е ненасочено (случайно казах твърде много. Накратко, това е за отстраняване на SiO2 в определена посока чрез специфични киселини и основи). В този пример използваме насочено надолу ецване, за да премахнем SiO2 и става така.
Накрая, отстранете фоторезиста. В този случай методът за отстраняване на фоторезиста не е чрез активиране чрез светлинно облъчване, споменато по-горе, а чрез други методи, тъй като в този момент не е необходимо да се определя конкретен размер, а е необходимо да се премахне целият фоторезист. Накрая се получава, както е показано на следващата фигура.
По този начин постигнахме целта да запазим специфичното местоположение на Poly SiO2.
Образуване на източника и дренажа:
Накрая, нека разгледаме как се формират сорсът и дрейна. Всички все още помнят, че говорихме за това в последния брой. Сорсът и дрейна са йонно имплантирани с един и същ тип елементи. В този случай можем да използваме фоторезист, за да отворим областта сорс/дрейн, където трябва да се имплантира N тип. Тъй като вземаме само NMOS като пример, всички части на горната фигура ще бъдат отворени, както е показано на следващата фигура.
Тъй като частта, покрита от фоторезиста, не може да бъде имплантирана (светлината е блокирана), N-тип елементите ще бъдат имплантирани само върху необходимия NMOS. Тъй като субстратът под поли е блокиран от поли и SiO2, той няма да бъде имплантиран, така че става така.
На този етап е направен опростен MOS модел. На теория, ако се добави напрежение към сорс, дрейн, поли и субстрат, този MOS може да работи, но не можем просто да вземем сонда и да добавим напрежение директно към сорс и дрейн. В този случай е необходимо окабеляване на MOS, тоест към този MOS да се свържат проводници, за да се свържат много MOS транзистори заедно. Нека да разгледаме процеса на окабеляване.
Осъществяване на VIA:
Първата стъпка е да се покрие целият MOS транзистор със слой SiO2, както е показано на фигурата по-долу:
Разбира се, този SiO2 се произвежда чрез CVD, защото е много бърз и спестява време. Следва процесът на полагане на фоторезист и експониране. След края изглежда така.
След това използвайте метода на ецване, за да направите отвор върху SiO2, както е показано в сивата част на фигурата по-долу. Дълбочината на този отвор е в директен контакт с повърхността на Si.
Накрая отстранете фоторезиста и получете следния вид.
В този момент е необходимо да се запълни отворът с проводник. Що се отнася до това какво представлява този проводник? Всяка компания е различна, повечето от тях са волфрамови сплави, така че как може да се запълни този отвор? Използва се методът PVD (физическо отлагане от пари) и принципът е подобен на фигурата по-долу.
Използвайте високоенергийни електрони или йони за бомбардиране на целевия материал и разрушеният целеви материал ще падне на дъното под формата на атоми, образувайки по този начин покритието отдолу. Целевият материал, който обикновено виждаме в новините, се отнася до целевия материал тук.
След запълване на дупката, тя изглежда така.
Разбира се, когато го запълваме, е невъзможно да контролираме дебелината на покритието да бъде точно равна на дълбочината на отвора, така че ще има известен излишък, затова използваме CMP (Химико-механично полиране) технология, която звучи много луксозно, но всъщност е шлайфане, шлайфане на излишните части. Резултатът е такъв.
На този етап сме завършили производството на слой от отвори. Разбира се, производството на отвори е основно за окабеляване на металния слой отзад.
Производство на метален слой:
При горепосочените условия, използваме PVD, за да нанесем още един слой метал. Този метал е предимно сплав на медна основа.
След това, след експониране и ецване, получаваме това, което искаме. След това продължаваме да наслагваме, докато не отговорим на нуждите си.
Когато чертаем оформлението, ще ви кажем колко слоя метал и чрез използвания процес могат да бъдат подредени най-много, което означава колко слоя могат да бъдат подредени.
Накрая получаваме тази структура. Горната подложка е пинът на този чип и след опаковането ѝ, тя се превръща в пина, който можем да видим (разбира се, нарисувах го на случаен принцип, няма практическо значение, само за пример).
Това е общият процес на изработка на чип. В този брой научихме за най-важните процеси като експозиция, ецване, йонна имплантация, пещни тръби, CVD, PVD, CMP и др. в леярството на полупроводници.
Време на публикуване: 23 август 2024 г.