製品情報やご相談については、当ウェブサイトをご覧ください。
当社のウェブサイト：https://www.vet-china.com/
ポリシリコンとSiO2のエッチング：
この後、余分なポリとSiO2がエッチング除去されます。この時点で方向性エッチングが使用される。エッチングの分類には、方向性エッチングと非方向性エッチングの分類がある。方向性エッチングとは、エッチングある方向へのエッチングと、非方向性エッチングは非方向性です（言い過ぎました。簡単に言うと、特定の酸や塩基を用いてある方向に沿ってSiO2を除去することです）。この例では、下向き方向性エッチングを用いてSiO2を除去すると、このようになります。
最後に、フォトレジストを除去します。このとき、フォトレジストの除去方法は、前述の光照射による活性化ではなく、他の方法を用います。なぜなら、この段階では特定のサイズを定義する必要はなく、フォトレジストをすべて除去すればよいからです。最終的には、次の図に示すようになります。
このようにして、ポリSiO2の特定の位置を保持するという目的を達成した。
発生源と排水源の形成：
最後に、ソースとドレインがどのように形成されるかを考えてみましょう。前回の記事で説明したことを皆さんは覚えているでしょう。ソースとドレインには、同じ種類の元素がイオン注入されます。このとき、フォトレジストを使用して、N型を注入する必要のあるソース/ドレイン領域を開くことができます。ここではNMOSを例として取り上げるため、上の図のすべての部分が開かれます。次の図を参照してください。
フォトレジストで覆われた部分は光が遮断されるため、イオン注入は行えず、必要なNMOSにのみN型素子が注入されます。ポリシリコンの下の基板はポリシリコンとSiO2で遮られているため、イオン注入が行われず、このようになります。
ここまでで、シンプルなMOSモデルが完成しました。理論的には、ソース、ドレイン、ポリシリコン、基板に電圧を印加すればこのMOSは動作しますが、プローブを使ってソースとドレインに直接電圧を印加するだけでは動作しません。そこで、MOS配線が必要になります。つまり、このMOS上に配線を接続して、複数のMOSを連結する必要があるのです。配線プロセスを見ていきましょう。
VIAを作る：
最初のステップは、下図に示すように、MOS全体をSiO2層で覆うことです。
もちろん、このSiO2はCVD法で製造されています。CVD法は非常に高速で、時間を節約できるからです。以下は、フォトレジストを塗布して露光する工程です。工程が完了すると、このようになります。
次に、エッチング法を用いてSiO2上に穴を開ける。下の図の灰色部分に示すとおりである。この穴の深さはSi表面に直接接する。
最後にフォトレジストを除去すると、以下の外観が得られます。
この段階で必要なのは、この穴に導体を充填することです。では、この導体とは何でしょうか？各社によって異なりますが、ほとんどはタングステン合金です。では、この穴をどのように充填すればよいのでしょうか？PVD（物理蒸着）法が用いられ、その原理は下図と同様です。
高エネルギーの電子またはイオンを標的物質に照射すると、破壊された標的物質は原子の形で底に落下し、その下にコーティングが形成される。ニュースなどでよく見かける標的物質とは、ここでいう標的物質のことである。
穴を埋めた後は、このようになります。
もちろん、充填する際に、コーティングの厚さを穴の深さと完全に一致させることは不可能なので、多少の余分な部分が生じます。そこで、CMP（化学機械研磨）という非常に高度な技術を用いますが、実際には余分な部分を研磨して除去する作業です。その結果がこれです。
この時点で、ビア層の製造が完了しました。もちろん、ビアの製造は主に、その背後にある金属層への配線のために使用されます。
金属層の製造：
上記の条件の下で、PVD法を用いて別の金属層を成膜します。この金属は主に銅合金です。
露光とエッチングの後、目的のものが得られます。そして、必要な量になるまで積み重ねていきます。
レイアウト図を作成する際に、使用するプロセスによって最大で何層の金属層とビアを積層できるか、つまり何層まで積層できるかをお知らせします。
最終的に、このような構造になります。上部のパッドはこのチップのピンで、パッケージング後には、私たちが見ることのできるピンになります（もちろん、これは私が適当に描いたもので、実際的な意味はなく、単なる例です）。
これはチップ製造の一般的なプロセスです。今回の記事では、半導体ファウンドリにおける最も重要な露光、エッチング、イオン注入、炉管、CVD、PVD、CMPなどについて学びました。
投稿日時：2024年8月23日