製品情報やご相談については、当社のウェブサイトをご覧ください。
当社のウェブサイト:https://www.vet-china.com/
ポリおよびSiO2のエッチング：
その後、余分なポリとSiO2をエッチングで除去します。このとき、方向性エッチングエッチングの分類には、方向性エッチングと無方向性エッチングの2種類があります。方向性エッチングとは、エッチング下方向エッチングは特定の方向にSiO2を除去するのに対し、無方向性エッチングは方向性がありません（ちょっと言い過ぎましたね。要するに、特定の酸と塩基を用いてSiO2を特定の方向に除去することです）。この例では、下方向エッチングでSiO2を除去すると、次のようになります。
最後に、フォトレジストを除去します。この時、フォトレジストの除去方法は、前述の光照射による活性化ではなく、他の方法を用います。これは、この時点では特定のサイズを定義する必要がなく、フォトレジストをすべて除去する必要があるためです。最終的には、下図のようになります。
このようにして、ポリSiO2の特定の位置を保持するという目的を達成しました。
ソースとドレインの形成:
最後に、ソースとドレインの形成方法について考えてみましょう。前回のコラムで触れたことを皆さんも覚えているでしょう。ソースとドレインには同じ種類の元素がイオン注入されます。この際、フォトレジストを用いて、N型を注入する必要があるソース／ドレイン領域を開口します。ここではNMOSを例に挙げているため、上図のすべての部分が開口し、次の図に示すようになります。
フォトレジストで覆われた部分はイオン注入ができない（光が遮断される）ため、必要なNMOS領域のみにN型素子が注入されます。ポリの下の基板はポリとSiO2で遮蔽されているため、イオン注入されず、このようになります。
ここまでで、簡単なMOSモデルが完成しました。理論的には、ソース、ドレイン、ポリシリコン、基板に電圧を加えればこのMOSは動作しますが、プローブを使ってソースとドレインに直接電圧を加えることはできません。この時、MOS配線、つまりこのMOS上で複数のMOSを接続するための配線が必要になります。それでは、配線のプロセスを見てみましょう。
VIAの作成:
最初のステップは、下の図に示すように、MOS 全体を SiO2 の層で覆うことです。
もちろん、このSiO2はCVD法で生成されます。CVD法は非常に高速で時間を節約できるからです。この後もフォトレジストを塗布して露光する工程が続きます。完了すると、このようになります。
次に、エッチング法を用いてSiO2に穴を開けます（下図の灰色部分を参照）。この穴の深さはSi表面に直接接触します。
最後にフォトレジストを除去すると、次の外観になります。
このとき、必要なのは、この穴に導体を埋め込むことです。この導体とは何でしょうか？各社によって異なりますが、多くはタングステン合金です。では、この穴はどのように埋めるのでしょうか？PVD（物理蒸着）法が用いられ、原理は下図のようになります。
高エネルギー電子またはイオンをターゲット材料に照射すると、破壊されたターゲット材料は原子の形で底に沈み、その下にコーティングが形成されます。ニュースでよく目にするターゲット材料とは、ここで言うターゲット材料のことです。
穴を埋めるとこんな感じになります。
もちろん、埋める際にコーティングの厚さを穴の深さと完全に同じにすることは不可能なので、どうしても余ってしまいます。そこでCMP（化学機械研磨）という技術を使います。これは一見高級なように聞こえますが、実は研磨、つまり余分な部分を削り取る作業です。結果はこんな感じです。
この時点で、ビア層の製造が完了しました。もちろん、ビアの製造は主にその背後にある金属層の配線を目的としています。
金属層の生成：
上記の条件下で、PVDを用いて別の金属層を堆積します。この金属は主に銅ベースの合金です。
その後、露光とエッチングを行えば、望み通りのものが出来上がります。そして、ニーズを満たすまで積み重ねを続けます。
レイアウトを描く際には、金属とビアの層を最大何層まで積み重ねられるか、つまり何層まで積み重ねられるかを伝えます。
最終的にこの構造になります。上部のパッドがこのチップのピンで、パッケージング後に目に見えるピンになります（もちろん、これは適当に描いたもので、実用的な意味はなく、あくまで例として描いただけです）。
これがチップ製造の一般的なプロセスです。今回は、半導体ファウンドリにおいて最も重要な露光、エッチング、イオン注入、炉心管、CVD、PVD、CMPなどについて学びました。
投稿日時: 2024年8月23日