Hallefleiterprozessfluss-Ⅱ

Wëllkomm op eiser Websäit fir Produktinformatiounen a Berodung.

Eis Websäit:https://www.vet-china.com/

 

Ätzen vu Poly an SiO2:

Duerno ginn déi iwwerschësseg Poly an SiO2 ewechgeätzt, dat heescht ewechgeholl. Zu dësem Zäitpunkt gëtt d'richtungsweisÄtzunggëtt benotzt. An der Klassifikatioun vun der Ätzung gëtt et eng Klassifikatioun vun direktionalem Ätzung an net-direktionalem Ätzung. Direktional Ätzung bezitt sech opÄtzungan enger bestëmmter Richtung, während net-direktional Ätzung net-direktional ass (ech hunn aus Versehen ze vill gesot. Kuerz gesot, et geet drëm, SiO2 an eng bestëmmt Richtung duerch spezifesch Säuren a Basen ze entfernen). An dësem Beispill benotze mir no ënnen geriicht Ätzung fir SiO2 ze entfernen, an et gëtt esou.

Schlussendlech, huelt de Photoresist ewech. Zu dësem Zäitpunkt ass d'Method fir de Photoresist ze entfernen net d'Aktivéierung duerch Liichtbestrahlung, déi uewe genannt gouf, mä duerch aner Methoden, well mir zu dësem Zäitpunkt keng spezifesch Gréisst definéiere mussen, mä de ganze Photoresist ewechhuelen. Schlussendlech gëtt et wéi an der folgender Figur gewisen.

Op dës Manéier hu mir den Zweck erreecht, déi spezifesch Plaz vum Poly SiO2 ze erhalen.

 

Bildung vun der Quell an dem Drain:

Schlussendlech kucke mer eis emol un, wéi d'Source an den Drain geformt ginn. Jidderee kann sech nach drun erënneren, datt mir an der leschter Ausgab driwwer geschwat hunn. D'Source an den Drain sinn ionenimplantéiert mat dem selwechten Typ vun Elementer. Zu dësem Zäitpunkt kënne mir Photoresist benotzen, fir de Source/Drain-Beräich opzemaachen, wou den N-Typ implantéiert muss ginn. Well mir nëmmen NMOS als Beispill huelen, ginn all Deeler an der uewe genannter Figur opgemaach, wéi an der folgender Figur gewisen.

Well den Deel, deen vum Photoresist bedeckt ass, net implantéiert ka ginn (d'Liicht gëtt blockéiert), ginn N-Typ Elementer nëmmen op den erfuerderlechen NMOS implantéiert. Well de Substrat ënnert dem Poly duerch Poly a SiO2 blockéiert ass, gëtt en net implantéiert, sou datt et sou gëtt.

Zu dësem Zäitpunkt gouf e einfache MOS-Modell gemaach. Theoreetesch kann dëse MOS funktionéieren, wann Spannung un d'Source, den Drain, de Poly an de Substrat bäigefüügt gëtt, awer mir kënnen net einfach eng Sonde huelen an direkt Spannung un d'Source an den Drain bäifügen. Zu dësem Zäitpunkt ass MOS-Verkabelung néideg, dat heescht, op dësem MOS Drot verbannen fir vill MOSen zesummen ze verbannen. Kucke mer eis emol de Verkabelungsprozess un.

 

VIA maachen:

Den éischte Schrëtt ass de ganze MOS mat enger Schicht SiO2 ze bedecken, wéi an der Figur hei ënnendrënner gewisen:

Natierlech gëtt dëse SiO2 duerch CVD produzéiert, well et ganz séier ass a Zäit spuert. Hei ass nach ëmmer de Prozess vum Verleeën vum Photoresist an der Beliichtung. Nom Enn gesäit et esou aus.

Benotzt dann d'Ätzmethod fir e Lach am SiO2 ze ätzen, wéi am groe Beräich an der Figur hei ënnendrënner gewisen. D'Déift vun dësem Lach beréiert direkt d'Si-Uewerfläch.

Schlussendlech, huelt de Photoresist ewech a kritt déi folgend Erscheinung.

Zu dësem Zäitpunkt muss de Leeder an dësem Lach gefëllt ginn. Wat dëse Leeder ass? All Firma ass anescht, déi meescht vun hinne si Wolframlegierungen, wéi kann dëst Lach also gefëllt ginn? D'PVD-Method (Physical Vapor Deposition) gëtt benotzt, an de Prinzip ass ähnlech wéi an der Figur hei ënnendrënner.

Benotzt héichenergetesch Elektronen oder Ionen fir d'Zilmaterial ze bombardéieren, an dat futti Zilmaterial fällt a Form vun Atomer op de Buedem a bildt doduerch d'Beschichtung drënner. D'Zilmaterial, dat mir normalerweis an den Neiegkeeten gesinn, bezitt sech hei op d'Zilmaterial.
Nodeems d'Lach gefëllt ass, gesäit et esou aus.

Natierlech, wann mir et fëllen, ass et onméiglech d'Déckt vun der Beschichtung sou ze kontrolléieren, datt se exakt der Déift vum Lach entsprécht, sou datt et e bëssen Iwwerschëss gëtt, dofir benotze mir d'CMP-Technologie (Chemical Mechanical Polishing), déi ganz nobel kléngt, awer a Wierklechkeet schleift, d'iwwerschësseg Deeler ewechschleift. D'Resultat ass sou.

Elo hu mir d'Produktioun vun enger Schicht Via ofgeschloss. Natierlech ass d'Produktioun vu Via haaptsächlech fir d'Verdrahtung vun der Metallschicht hannendrun.

 

Produktioun vu Metallschichten:

Ënner den uewe genannten Bedéngungen benotze mir PVD fir eng weider Metallschicht ofzedecken. Dëst Metall ass haaptsächlech eng Legierung op Kofferbasis.

Dann, no der Beliichtung an dem Ätzen, kréie mir dat, wat mir wëllen. Dann stapele mir weider, bis mir eis Bedierfnesser erfëllen.

Wann mir den Layout zeechnen, wäerte mir Iech soen, wéivill Schichten Metall a wéi ee Prozess maximal gestapelt ka ginn, dat heescht, wéivill Schichten et gestapelt ka ginn.
Schlussendlech kréie mir dës Struktur. Den ieweschte Pad ass de Pin vun dësem Chip, an no der Verpackung gëtt en de Pin, deen mir gesinn (natierlech hunn ech en zoufälleg gezeechent, et huet keng praktesch Bedeitung, just zum Beispill).

Dëst ass de generelle Prozess fir e Chip ze maachen. An dëser Ausgab hu mir iwwer déi wichtegst Beliichtung, Ätzen, Ionenimplantatioun, Uewenröhren, CVD, PVD, CMP, etc. an der Hallefleedergießerei geléiert.