Vous pouvez le comprendre même sans avoir étudié la physique ou les mathématiques, mais il est un peu trop simple et adapté aux débutants. Pour en savoir plus sur le CMOS, lisez ce numéro, car ce n'est qu'après avoir compris le processus de fabrication de la diode que vous pourrez comprendre la suite. Voyons ensuite comment ce CMOS est fabriqué en fonderie (en prenant l'exemple d'un procédé non avancé, le CMOS avancé se distingue par sa structure et son principe de fabrication).
Tout d’abord, vous devez savoir que les plaquettes que la fonderie obtient du fournisseur (plaquette de siliciumfournisseur) sont un par un, avec un rayon de 200 mm (8 poucesusine) ou 300 mm (12 pouces(usine). Comme le montre la figure ci-dessous, il s'agit en fait d'un gros gâteau, que nous appelons un substrat.
Cependant, cette approche n'est pas pratique. Nous observons la vue en coupe de bas en haut, comme le montre la figure suivante.
Voyons maintenant à quoi ressemble le modèle CMOS. Le processus réel nécessitant des milliers d'étapes, je vais aborder ici les principales étapes de la plaquette de 8 pouces la plus simple.
Création de puits et couche d'inversion :
Autrement dit, le puits est implanté dans le substrat par implantation ionique (ci-après dénommée imp). Pour fabriquer des NMOS, il faut implanter des puits de type P. Pour fabriquer des PMOS, il faut implanter des puits de type N. Prenons l'exemple des NMOS. La machine d'implantation ionique implante les éléments de type P à implanter dans le substrat à une profondeur spécifique, puis les chauffe à haute température dans le tube du four pour activer les ions et les diffuser. Ceci termine la production du puits. Voici à quoi il ressemble une fois la production terminée.
Après la réalisation du puits, d'autres étapes d'implantation ionique sont nécessaires pour contrôler l'intensité du courant de canal et la tension de seuil. On parle alors de couche d'inversion. Pour un NMOS, la couche d'inversion est implantée avec des ions de type P, et pour un PMOS, avec des ions de type N. Après implantation, le modèle est le suivant.
Il y a beaucoup de contenu ici, comme l'énergie, l'angle, la concentration en ions lors de l'implantation ionique, etc., qui ne sont pas inclus dans ce numéro, et je crois que si vous connaissez ces choses, vous devez être un initié, et vous devez avoir un moyen de les apprendre.
Fabrication de SiO2 :
Le dioxyde de silicium (SiO₂, ci-après dénommé oxyde) sera fabriqué ultérieurement. Dans le processus de production CMOS, il existe de nombreuses méthodes de fabrication d'oxyde. Ici, le SiO₂ est utilisé sous la grille, et son épaisseur influence directement la tension de seuil et le courant de canal. Par conséquent, la plupart des fonderies choisissent la méthode d'oxydation par tube de four, qui offre la meilleure qualité, le contrôle d'épaisseur le plus précis et la meilleure uniformité à cette étape. En fait, cette méthode est très simple : dans un tube de four contenant de l'oxygène, une température élevée est utilisée pour permettre à l'oxygène et au silicium de réagir chimiquement afin de générer du SiO₂. Une fine couche de SiO₂ est ainsi générée à la surface du Si, comme illustré ci-dessous.
Bien sûr, il y a aussi beaucoup d'informations spécifiques ici, comme le nombre de degrés nécessaires, la concentration d'oxygène nécessaire, la durée de la température élevée nécessaire, etc. Ce ne sont pas ce que nous considérons maintenant, ce sont des informations trop spécifiques.
Formation de l'extrémité de la grille Poly :
Mais ce n'est pas encore terminé. SiO2 n'est qu'équivalent à un fil, et la véritable grille (Poly) n'a pas encore commencé. Notre prochaine étape consiste donc à déposer une couche de polysilicium sur SiO2 (le polysilicium est également composé d'un seul élément de silicium, mais la disposition du réseau est différente. Ne me demandez pas pourquoi le substrat utilise du silicium monocristallin et la grille du polysilicium. Il existe un livre intitulé Semiconductor Physics. Vous pouvez vous renseigner à ce sujet. C'est embarrassant~). Le poly est également un maillon essentiel du CMOS, mais son composant est le Si, et il ne peut pas être généré par réaction directe avec le substrat de Si comme la croissance de SiO2. Cela nécessite le légendaire CVD (Chemical Vapor Deposition), qui consiste à réagir chimiquement sous vide et à précipiter l'objet généré sur la plaquette. Dans cet exemple, la substance générée est du polysilicium, puis précipitée sur la plaquette (je dois dire ici que le poly est généré dans un tube de four par CVD, donc la génération de poly n'est pas effectuée par une machine CVD pure).
Mais le polysilicium formé par cette méthode sera précipité sur l'ensemble de la plaquette, et il ressemble à ceci après précipitation.
Exposition de Poly et SiO2 :
À cette étape, la structure verticale souhaitée est formée : le poly(polymère) est en haut, le SiO2 en bas et le substrat en bas. La plaquette entière est maintenant ainsi, et il ne reste plus qu'à la positionner comme structure de « robinet ». Il reste donc l'étape la plus critique du processus : l'exposition.
Nous étalons d'abord une couche de résine photosensible sur la surface de la plaquette, et cela devient comme ceci.
Placez ensuite le masque défini (le motif du circuit y étant défini) dessus, puis irradiez-le avec une lumière d'une longueur d'onde spécifique. La résine photosensible s'activera dans la zone irradiée. Comme la zone masquée par le masque n'est pas éclairée par la source lumineuse, cette partie de résine photosensible n'est pas activée.
Étant donné que la résine photosensible activée est particulièrement facile à éliminer par un liquide chimique spécifique, tandis que la résine photosensible non activée ne peut pas être éliminée, après irradiation, un liquide spécifique est utilisé pour éliminer la résine photosensible activée, et finalement cela devient ainsi, laissant la résine photosensible là où Poly et SiO2 doivent être retenus, et retirant la résine photosensible là où elle n'a pas besoin d'être retenue.
Date de publication : 23 août 2024