È comprensibile anche a chi non ha mai studiato fisica o matematica, ma è un po' troppo semplice e adatto ai principianti. Se volete saperne di più sui CMOS, dovete leggere il contenuto di questo numero, perché solo dopo aver compreso il flusso del processo (ovvero, il processo di produzione del diodo) potrete proseguire nella comprensione del contenuto successivo. Quindi, in questo numero, scopriremo come viene prodotto il CMOS in una fonderia (prendendo come esempio un processo non avanzato, poiché il CMOS con processo avanzato ha una struttura e un principio di produzione diversi).
Innanzitutto, devi sapere che i wafer che la fonderia riceve dal fornitore (wafer di siliciofornitore) sono uno per uno, con un raggio di 200 mm (8 pollicifabbrica) o 300 mm (12 pollicifabbrica). Come mostrato nella figura sottostante, è in realtà simile a una grande torta, che chiamiamo substrato.
Tuttavia, non ci è conveniente osservarla in questo modo. Osserviamo dal basso verso l'alto, considerando la sezione trasversale, che diventa la figura seguente.
Ora vediamo come appare il modello CMOS. Poiché il processo reale richiede migliaia di passaggi, qui descriverò i passaggi principali relativi al wafer da 8 pollici più semplice.
Creazione del pozzo e dello strato di inversione:
In pratica, il pozzo viene impiantato nel substrato mediante impiantazione ionica (Impiantazione Ionica, di seguito denominata imp). Se si desidera realizzare un NMOS, è necessario impiantare pozzi di tipo P. Se si desidera realizzare un PMOS, è necessario impiantare pozzi di tipo N. Per semplicità, prendiamo come esempio un NMOS. La macchina per l'impiantazione ionica impianta gli elementi di tipo P da impiantare nel substrato a una profondità specifica, quindi li riscalda ad alta temperatura nel tubo del forno per attivare gli ioni e diffonderli. Questo completa la produzione del pozzo. Ecco come appare al termine della produzione.
Dopo aver creato il pozzo, ci sono altre fasi di impiantazione ionica, il cui scopo è controllare l'entità della corrente di canale e la tensione di soglia. Tutti possono chiamarlo strato di inversione. Se si vuole realizzare un NMOS, lo strato di inversione viene impiantato con ioni di tipo P, mentre se si vuole realizzare un PMOS, lo strato di inversione viene impiantato con ioni di tipo N. Dopo l'impiantazione, si ottiene il modello seguente.
Ci sono molti contenuti qui, come l'energia, l'angolo, la concentrazione ionica durante l'impiantazione ionica, ecc., che non sono inclusi in questo numero, e credo che se si conoscono queste cose, si debba essere degli addetti ai lavori e si debba avere un modo per apprenderle.
Produzione di SiO2:
Il biossido di silicio (SiO2, di seguito denominato ossido) verrà prodotto in seguito. Nel processo di produzione CMOS, esistono diversi metodi per la produzione dell'ossido. In questo caso, il SiO2 viene utilizzato sotto il gate e il suo spessore influisce direttamente sull'entità della tensione di soglia e sulla corrente di canale. Pertanto, la maggior parte delle fonderie sceglie il metodo di ossidazione in forno tubolare, che offre la massima qualità, il controllo più preciso dello spessore e la migliore uniformità in questa fase. In realtà, il processo è molto semplice: in un forno tubolare contenente ossigeno, si utilizza un'alta temperatura per far reagire chimicamente l'ossigeno e il silicio, generando SiO2. In questo modo, si crea un sottile strato di SiO2 sulla superficie del silicio, come mostrato nella figura seguente.
Naturalmente, qui ci sono anche molte informazioni specifiche, come ad esempio quanti gradi sono necessari, quanta concentrazione di ossigeno è necessaria, per quanto tempo è necessaria l'alta temperatura, ecc. Non è questo l'oggetto della nostra analisi, sono troppo specifiche.
Formazione dell'estremità del cancello Poly:
Ma non è ancora finita. Il SiO2 è solo l'equivalente di un filo, e il vero gate (Poly) non è ancora stato realizzato. Quindi il nostro prossimo passo è depositare uno strato di polisilicio sul SiO2 (il polisilicio è anch'esso composto da un singolo elemento di silicio, ma la disposizione del reticolo è diversa. Non chiedetemi perché il substrato usa silicio monocristallino e il gate usa polisilicio. C'è un libro intitolato "Fisica dei semiconduttori". Potete approfondire l'argomento. È imbarazzante~). Il poly è anche un anello critico nella tecnologia CMOS, ma il suo componente è il silicio, e non può essere generato tramite reazione diretta con il substrato di silicio come avviene con il SiO2. Questo richiede la leggendaria CVD (Chemical Vapor Deposition), che consiste nel far reagire chimicamente sotto vuoto e precipitare l'oggetto generato sul wafer. In questo esempio, la sostanza generata è il polisilicio, che viene poi precipitato sul wafer (qui devo precisare che il poly viene generato in un tubo di forno tramite CVD, quindi la sua generazione non avviene tramite una macchina CVD pura).
Ma il polisilicio formato con questo metodo precipiterà sull'intero wafer e, dopo la precipitazione, avrà questo aspetto.
Esposizione di poli e SiO2:
A questo punto, la struttura verticale desiderata è già stata formata, con il polietilene in alto, il biossido di silicio in basso e il substrato in basso. Ora però l'intero wafer è così, e ci serve solo una posizione specifica per ottenere la struttura a "rubinetto". A questo punto arriva la fase più critica dell'intero processo: l'esposizione.
Per prima cosa, stendiamo uno strato di fotoresist sulla superficie del wafer, che assume questo aspetto.
Successivamente, si posiziona la maschera definita (il circuito è già stato definito sulla maschera) e infine si irradia il tutto con luce di una specifica lunghezza d'onda. Il fotoresist si attiverà nell'area irradiata. Poiché l'area coperta dalla maschera non viene illuminata dalla sorgente luminosa, questa porzione di fotoresist non si attiva.
Poiché il fotoresist attivato è particolarmente facile da rimuovere con uno specifico liquido chimico, mentre il fotoresist non attivato non può essere rimosso, dopo l'irradiazione si utilizza un liquido specifico per rimuovere il fotoresist attivato, ottenendo così il risultato finale: il fotoresist viene lasciato dove è necessario trattenere il polisilicio e il biossido di silicio, e rimosso dove non è necessario trattenerlo.
Data di pubblicazione: 23 agosto 2024