È possibile comprenderlo anche senza aver mai studiato fisica o matematica, ma è un po' troppo semplice e adatto ai principianti. Se desiderate saperne di più sul CMOS, dovete leggere il contenuto di questo numero, perché solo dopo aver compreso il flusso di processo (ovvero il processo di produzione del diodo) potrete proseguire con la comprensione dei contenuti successivi. In questo numero, spiegheremo come questo CMOS viene prodotto in fonderia (prendendo come esempio un processo non avanzato, il CMOS con processo avanzato presenta una struttura e un principio di produzione diversi).
Innanzitutto bisogna sapere che i wafer che la fonderia riceve dal fornitore (wafer di siliciofornitore) sono uno per uno, con un raggio di 200mm (8 pollicifabbrica) o 300mm (12 pollicifabbrica). Come mostrato nella figura sottostante, è in realtà simile a una grande torta, che chiamiamo substrato.
Tuttavia, non è conveniente per noi guardarla in questo modo. Guardiamo dal basso verso l'alto e osserviamo la sezione trasversale, che diventa la figura seguente.
Ora vediamo come appare il modello CMOS. Poiché il processo vero e proprio richiede migliaia di passaggi, parlerò qui dei passaggi principali del più semplice wafer da 8 pollici.
Creazione di strati di pozzo e di inversione:
In altre parole, il pozzo viene impiantato nel substrato mediante impiantazione ionica (di seguito denominata "Ion Implantation" o "imp"). Per realizzare NMOS, è necessario impiantare pozzi di tipo P. Per realizzare PMOS, è necessario impiantare pozzi di tipo N. Per comodità, prendiamo l'NMOS come esempio. La macchina per l'impiantazione ionica impianta gli elementi di tipo P da impiantare nel substrato a una profondità specifica, quindi li riscalda ad alta temperatura nel tubo del forno per attivare questi ioni e diffonderli. Questo completa la produzione del pozzo. Ecco come appare al termine della produzione.
Dopo aver creato il pozzo, si verificano altre fasi di impianto ionico, il cui scopo è controllare l'entità della corrente di canale e la tensione di soglia. Tutti possono chiamarlo strato di inversione. Se si desidera realizzare un NMOS, lo strato di inversione viene impiantato con ioni di tipo P, mentre se si desidera realizzare un PMOS, lo strato di inversione viene impiantato con ioni di tipo N. Dopo l'impianto, si ottiene il seguente modello.
Ci sono molti argomenti qui, come l'energia, l'angolo, la concentrazione di ioni durante l'impianto ionico, ecc., che non sono inclusi in questo numero, e credo che se sai queste cose, devi essere un addetto ai lavori e devi avere un modo per apprenderle.
Produzione di SiO2:
Il biossido di silicio (SiO2, di seguito denominato ossido) verrà prodotto in seguito. Nel processo di produzione CMOS, esistono molti modi per produrre ossido. In questo caso, il SiO2 viene utilizzato sotto il gate e il suo spessore influenza direttamente l'entità della tensione di soglia e l'entità della corrente di canale. Pertanto, la maggior parte delle fonderie sceglie il metodo di ossidazione del tubo del forno con la massima qualità, il controllo dello spessore più preciso e la migliore uniformità in questa fase. In realtà, è molto semplice: in un tubo del forno con ossigeno, si utilizza un'alta temperatura per consentire all'ossigeno e al silicio di reagire chimicamente per generare SiO2. In questo modo, si genera un sottile strato di SiO2 sulla superficie del Si, come mostrato nella figura sottostante.
Naturalmente, ci sono anche molte informazioni specifiche, come ad esempio quanti gradi sono necessari, quanta concentrazione di ossigeno è necessaria, per quanto tempo è necessaria l'alta temperatura, ecc. Non sono queste le informazioni che stiamo prendendo in considerazione ora, sono troppo specifiche.
Formazione del gate end Poly:
Ma non è ancora finita. SiO2 equivale semplicemente a un thread, e il gate vero e proprio (Poly) non è ancora partito. Quindi il nostro prossimo passo è stendere uno strato di polisilicio su SiO2 (il polisilicio è anche composto da un singolo elemento di silicio, ma la disposizione reticolare è diversa. Non chiedetemi perché il substrato usa silicio monocristallino e il gate usa polisilicio. C'è un libro intitolato "Fisica dei semiconduttori". Potete studiarlo. È imbarazzante~). Il poli è anche un anello molto critico nel CMOS, ma il componente del poli è il Si, e non può essere generato per reazione diretta con il substrato di Si come la crescita di SiO2. Questo richiede la leggendaria CVD (Deposizione Chimica da Vapore), che consiste nel reagire chimicamente nel vuoto e precipitare l'oggetto generato sul wafer. In questo esempio, la sostanza generata è polisilicio, poi precipitato sul wafer (qui devo dire che il poli viene generato in un tubo di forno tramite CVD, quindi la generazione di poli non viene eseguita da una macchina CVD pura).
Ma il polisilicio formato con questo metodo verrà precipitato sull'intero wafer e, dopo la precipitazione, apparirà così.
Esposizione di Poli e SiO2:
A questo punto, la struttura verticale che desideriamo è effettivamente formata, con il polietilene in alto, il SiO₂ in basso e il substrato in basso. Ma ora l'intero wafer è così, e ci serve solo una posizione specifica per la struttura "a rubinetto". Quindi, ecco la fase più critica dell'intero processo: l'esposizione.
Per prima cosa spalmiamo uno strato di fotoresist sulla superficie del wafer e il risultato è questo.
Quindi, posizionate la maschera definita (il pattern del circuito è stato definito sulla maschera) su di essa e infine irradiatela con luce di una lunghezza d'onda specifica. Il fotoresist si attiverà nell'area irradiata. Poiché l'area bloccata dalla maschera non è illuminata dalla sorgente luminosa, questo pezzo di fotoresist non viene attivato.
Poiché il fotoresist attivato è particolarmente facile da lavare via con uno specifico liquido chimico, mentre il fotoresist non attivato non può essere lavato via, dopo l'irradiazione viene utilizzato uno specifico liquido per lavare via il fotoresist attivato, e alla fine diventa così, lasciando il fotoresist dove Poly e SiO2 devono essere trattenuti e rimuovendo il fotoresist dove non deve essere trattenuto.
Data di pubblicazione: 23 agosto 2024