Halbleiterprozessablauf

Auch ohne Physik- oder Mathematikkenntnisse ist es verständlich, aber es ist etwas zu einfach und für Anfänger geeignet. Wenn Sie mehr über CMOS erfahren möchten, lesen Sie diese Ausgabe, denn erst wenn Sie den Prozessablauf (d. h. den Herstellungsprozess der Diode) verstanden haben, können Sie die folgenden Inhalte verstehen. In dieser Ausgabe erfahren Sie, wie CMOS in der Gießerei hergestellt wird (am Beispiel eines nicht-fortgeschrittenen Prozesses unterscheiden sich CMOS mit fortgeschrittenem Prozess in Struktur und Herstellungsprinzip).

Zunächst einmal müssen Sie wissen, dass die Wafer, die die Gießerei vom Lieferanten erhält (SiliziumwaferLieferant) sind eins nach dem anderen, mit einem Radius von 200mm (8 ZollFabrik) oder 300 mm (12 ZollFabrik). Wie in der Abbildung unten gezeigt, ähnelt es tatsächlich einem großen Kuchen, den wir als Substrat bezeichnen.

Für uns ist diese Betrachtungsweise jedoch nicht praktisch. Wir schauen von unten nach oben und betrachten die Querschnittsansicht, die zur folgenden Abbildung führt.

Als nächstes sehen wir uns an, wie das CMOS-Modell aussieht. Da der eigentliche Prozess Tausende von Schritten erfordert, werde ich hier auf die Hauptschritte des einfachsten 8-Zoll-Wafers eingehen.

 

 

Herstellung von Brunnen und Inversionsschicht:

Das heißt, die Wanne wird durch Ionenimplantation (im Folgenden kurz IMP) in das Substrat implantiert. Für NMOS sind p-Typ-Wannen erforderlich. Für PMOS sind n-Typ-Wannen erforderlich. Nehmen wir der Einfachheit halber NMOS als Beispiel. Die Ionenimplantationsanlage implantiert die zu implantierenden p-Typ-Elemente bis zu einer bestimmten Tiefe in das Substrat und erhitzt sie anschließend im Ofenrohr auf hohe Temperaturen, um die Ionen zu aktivieren und zu verteilen. Damit ist die Wanne fertig. So sieht sie nach Abschluss der Produktion aus.

Nach der Herstellung der Wanne folgen weitere Ionenimplantationsschritte, um die Größe des Kanalstroms und der Schwellenspannung zu steuern. Jeder kann sie als Inversionsschicht bezeichnen. Für NMOS werden in die Inversionsschicht p-Ionen implantiert, für PMOS n-Ionen. Nach der Implantation ergibt sich folgendes Modell.

Es gibt hier viele Inhalte, wie etwa Energie, Winkel, Ionenkonzentration während der Ionenimplantation usw., die in dieser Ausgabe nicht enthalten sind, und ich glaube, wenn Sie diese Dinge wissen, müssen Sie ein Insider sein und eine Möglichkeit haben, sie zu lernen.

 

Herstellung von SiO2:

Siliziumdioxid (SiO2, im Folgenden Oxid genannt) wird später hergestellt. Im CMOS-Herstellungsprozess gibt es verschiedene Möglichkeiten zur Oxidherstellung. Hier wird SiO2 unter dem Gate verwendet, dessen Dicke die Höhe der Schwellenspannung und des Kanalstroms direkt beeinflusst. Daher wählen die meisten Gießereien in diesem Schritt das Ofenrohroxidationsverfahren mit der höchsten Qualität, der präzisesten Dickenkontrolle und der besten Gleichmäßigkeit. Es ist eigentlich ganz einfach: In einem Ofenrohr mit Sauerstoff wird bei hohen Temperaturen eine chemische Reaktion zwischen Sauerstoff und Silizium durchgeführt, bei der SiO2 entsteht. Auf diese Weise entsteht eine dünne SiO2-Schicht auf der Si-Oberfläche, wie in der folgenden Abbildung dargestellt.

Natürlich gibt es hier auch viele spezifische Informationen, wie zum Beispiel, wie viele Grad benötigt werden, welche Sauerstoffkonzentration benötigt wird, wie lange die hohe Temperatur benötigt wird usw. Das ist nicht das, was wir jetzt betrachten, das ist zu spezifisch.

Bildung des Gate-Endes Poly:

Aber es ist noch nicht vorbei. SiO₂ entspricht lediglich einem Thread, und das eigentliche Gate (Poly) ist noch nicht gestartet. Unser nächster Schritt besteht daher darin, eine Schicht Polysilizium auf SiO₂ aufzubringen (Polysilizium besteht ebenfalls aus einem einzelnen Siliziumelement, hat aber eine andere Gitteranordnung. Fragen Sie mich nicht, warum das Substrat aus einkristallinem Silizium und das Gate aus Polysilizium besteht. Es gibt ein Buch mit dem Titel „Halbleiterphysik“. Sie können mehr darüber erfahren. Es ist wirklich peinlich.). Poly ist ebenfalls ein sehr wichtiges Bindeglied in CMOS, aber die Komponente von Poly ist Si und kann nicht wie SiO₂ durch direkte Reaktion mit dem Si-Substrat erzeugt werden. Dies erfordert die legendäre CVD (Chemical Vapor Deposition), bei der im Vakuum chemisch reagiert und das erzeugte Objekt auf dem Wafer abgeschieden wird. In diesem Beispiel ist die erzeugte Substanz Polysilizium, das dann auf dem Wafer abgeschieden wird (hier muss erwähnt werden, dass Poly durch CVD in einem Ofenrohr erzeugt wird, die Erzeugung von Poly erfolgt also nicht durch eine reine CVD-Maschine).

Das mit dieser Methode gebildete Polysilizium wird jedoch auf dem gesamten Wafer abgeschieden und sieht nach der Abscheidung folgendermaßen aus.

 

Freilegung von Poly und SiO2:

In diesem Schritt wurde die gewünschte vertikale Struktur bereits gebildet: Poly oben, SiO2 unten und das Substrat darunter. Der gesamte Wafer ist nun so aufgebaut, und wir benötigen nur noch eine bestimmte Position für die „Wasserhahn“-Struktur. Damit ist der kritischste Schritt im gesamten Prozess erreicht: die Belichtung.
Wir verteilen zunächst eine Schicht Fotolack auf der Oberfläche des Wafers, und es sieht so aus.

Anschließend wird die definierte Maske (das Schaltungsmuster wurde auf der Maske definiert) daraufgelegt und mit Licht einer bestimmten Wellenlänge bestrahlt. Der Fotolack wird im bestrahlten Bereich aktiviert. Da der durch die Maske abgedeckte Bereich nicht von der Lichtquelle beleuchtet wird, wird dieser Fotolack nicht aktiviert.

Da aktivierter Fotolack besonders leicht durch eine spezielle chemische Flüssigkeit abgewaschen werden kann, während nicht aktivierter Fotolack nicht abgewaschen werden kann, wird nach der Bestrahlung eine spezielle Flüssigkeit verwendet, um den aktivierten Fotolack abzuwaschen. Schließlich bleibt Fotolack dort übrig, wo Poly und SiO2 zurückgehalten werden müssen, und Fotolack dort entfernt, wo er nicht zurückgehalten werden muss.