Dir kënnt et verstoen, och wann Dir nach ni Physik oder Mathematik studéiert hutt, awer et ass e bëssen ze einfach a gëeegent fir Ufänger. Wann Dir méi iwwer CMOS wësse wëllt, musst Dir den Inhalt vun dëser Ausgab liesen, well eréischt nodeems Dir de Prozessoflaf (also de Produktiounsprozess vun der Diod) verstanen hutt, kënnt Dir den folgenden Inhalt weider verstoen. Da léiere mer an dëser Ausgab, wéi dëse CMOS an der Gießerei produzéiert gëtt (wann een net-fortgeschrattene Prozesser als Beispill hëlt, ass de CMOS vun engem fortgeschrattene Prozess anescht a senger Struktur a sengem Produktiounsprinzip).
Als éischt musst Dir wëssen, datt d'Waferen, déi d'Gießerei vum Liwwerant kritt (SiliziumwaferLiwwerant) sinn een nom aneren, mat engem Radius vun 200mm (8-ZollFabréck) oder 300mm (12-ZollFabréck). Wéi an der Figur hei ënnendrënner gewisen, ass et eigentlech ähnlech wéi e grousse Kuch, deen mir e Substrat nennen.
Et ass awer net praktesch fir eis, et esou ze kucken. Mir kucken vun ënnen no uewen a kucken op d'Querschnittsvue, déi déi folgend Figur gëtt.
Als nächst kucke mer eis un, wéi de CMOS-Modell ausgesäit. Well de Prozess eigentlech Dausende vu Schrëtt erfuerdert, wäert ech hei iwwer déi wichtegst Schrëtt vum einfachsten 8-Zoll-Wafer schwätzen.
Maacht e Brunn an eng Inversiounsschicht:
Dat heescht, de Brunn gëtt duerch Ionenimplantatioun (Ionenimplantatioun, weiderhin als imp bezeechent) an de Substrat implantéiert. Wann Dir NMOS maache wëllt, musst Dir P-Typ-Brünne implantéieren. Wann Dir PMOS maache wëllt, musst Dir N-Typ-Brünne implantéieren. Fir Är Komfort, loosst eis NMOS als Beispill huelen. D'Ionenimplantatiounsmaschinn implantéiert d'P-Typ-Elementer, déi an de Substrat implantéiert solle ginn, bis zu enger spezifescher Déift, an erhëtzt se dann op héijer Temperatur am Uewenröhrchen, fir dës Ionen z'aktivéieren an ze diffuséieren. Dëst ass d'Produktioun vum Brunn ofgeschloss. Sou gesäit et aus, nodeems d'Produktioun ofgeschloss ass.
Nodeems de Brunn gemaach gouf, ginn et nach aner Ionenimplantatiounsschrëtt, deenen hiren Zweck et ass, d'Gréisst vum Kanalstroum an der Schwellspannung ze kontrolléieren. Jidderee kann dat d'Inversiounsschicht nennen. Wann Dir NMOS maache wëllt, gëtt d'Inversiounsschicht mat P-Typ Ionen implantéiert, a wann Dir PMOS maache wëllt, gëtt d'Inversiounsschicht mat N-Typ Ionen implantéiert. No der Implantatioun ass et de folgende Modell.
Et gëtt vill Inhalter hei, wéi Energie, Wénkel, Ionenkonzentratioun während der Ionenimplantatioun, etc., déi an dëser Ausgab net abegraff sinn, an ech mengen, datt wann Dir dës Saache wësst, Dir en Insider musst sinn, an Dir musst e Wee hunn se ze léieren.
SiO2 hierstellen:
Siliziumdioxid (SiO2, weiderhin als Oxid bezeechent) gëtt spéider hiergestallt. Am CMOS-Produktiounsprozess gëtt et vill Méiglechkeeten, Oxid ze produzéieren. Hei gëtt SiO2 ënnert dem Gate benotzt, an seng Déckt beaflosst direkt d'Gréisst vun der Schwellspannung an d'Gréisst vum Kanalstroum. Dofir wielen déi meescht Gießereien d'Oxidatiounsmethod vun den Uewenröhren mat der héchster Qualitéit, der präzisster Décktkontroll an der beschter Uniformitéit an dësem Schrëtt. Tatsächlech ass et ganz einfach, dat heescht, an engem Uewenröhr mat Sauerstoff gëtt héich Temperatur benotzt, fir datt Sauerstoff a Silizium chemesch reagéiere kënnen, fir SiO2 ze generéieren. Op dës Manéier gëtt eng dënn Schicht SiO2 op der Uewerfläch vum Si generéiert, wéi an der Figur hei ënnendrënner gewisen.
Natierlech gëtt et hei och vill spezifesch Informatiounen, wéi zum Beispill wéivill Grad gebraucht ginn, wéi vill Sauerstoffkonzentratioun gebraucht gëtt, wéi laang déi héich Temperatur gebraucht gëtt, etc. Dat ass net dat, wat mir elo berücksichtegen, dat sinn ze spezifesch.
Bildung vum Gate-End Poly:
Mee et ass nach net eriwwer. SiO2 ass just gläichwäerteg mat engem Fuedem, an de richtege Gate (Poly) huet nach net ugefaangen. Also ass eisen nächste Schrëtt, eng Schicht Polysilizium op SiO2 ze leeën (Polysilizium besteet och aus engem eenzege Siliziumelement, awer d'Gitterarrangement ass anescht. Frot mech net, firwat de Substrat Eenkristallsilizium benotzt an de Gate Polysilizium. Et gëtt e Buch mam Titel Semiconductor Physics. Dir kënnt doriwwer léieren. Et ass peinlech~). Poly ass och e ganz wichtege Link am CMOS, awer d'Komponent vu Poly ass Si, an et kann net duerch direkt Reaktioun mam Si-Substrat generéiert ginn, wéi z.B. beim wuessende SiO2. Dëst erfuerdert déi legendär CVD (Chemical Vapor Deposition), déi chemesch am Vakuum reagéiert an den generéierten Objet op der Wafer ausfällt. An dësem Beispill ass déi generéiert Substanz Polysilizium, an dann ausfällt se op der Wafer (hei muss ech soen, datt Poly an engem Uewenröhr duerch CVD generéiert gëtt, sou datt d'Generatioun vu Poly net vun enger purer CVD-Maschinn gemaach gëtt).
Mee de Polysilizium, deen duerch dës Method geformt gëtt, gëtt op der ganzer Wafer ausgefällt, an et gesäit no der Nidderschlag sou aus.
Belaaschtung vu Poly an SiO2:
An dësem Schrëtt ass déi vertikal Struktur, déi mir wëllen, tatsächlech geformt ginn, mat Poly uewen, SiO2 ënnen an dem Substrat ënnen. Mee elo ass de ganze Wafer sou, a mir brauche just eng spezifesch Positioun fir d'"Faucet"-Struktur ze sinn. Also gëtt et dee kriteschste Schrëtt am ganze Prozess - d'Beliichtung.
Mir verdeelen als éischt eng Schicht Photoresist op d'Uewerfläch vum Wafer, an et gëtt sou.
Dann leet déi definéiert Mask (de Schaltungsmuster ass op der Mask definéiert) drop, a bestraalt se schliisslech mat Liicht vun enger spezifescher Wellelängt. De Photoresist gëtt an der bestrahlter Regioun aktivéiert. Well d'Géigend, déi vun der Mask blockéiert gëtt, net vun der Liichtquell beliicht gëtt, gëtt dëst Stéck Photoresist net aktivéiert.
Well de aktivéierte Photoresist besonnesch einfach duerch eng spezifesch chemesch Flëssegkeet ewechgewäsch ka ginn, während de net aktivéierte Photoresist net ewechgewäsch ka ginn, gëtt no der Bestrahlung eng spezifesch Flëssegkeet benotzt fir de aktivéierte Photoresist ewechzewäschen, an schliisslech gëtt et esou, wouduerch de Photoresist do bleift, wou Poly a SiO2 musse zréckgehale ginn, an de Photoresist do ewechgeholl gëtt, wou e net muss zréckgehale ginn.
Zäitpunkt vun der Verëffentlechung: 23. August 2024