2. Kết quả thí nghiệm và thảo luận
2.1Lớp màng mỏng kết tinhđộ dày và tính đồng nhất
Độ dày lớp màng mỏng, nồng độ pha tạp và độ đồng nhất là một trong những chỉ số cốt lõi để đánh giá chất lượng của các tấm wafer màng mỏng. Việc kiểm soát chính xác độ dày, nồng độ pha tạp và độ đồng nhất trong toàn bộ tấm wafer là chìa khóa để đảm bảo hiệu suất và tính nhất quán của sản phẩm.thiết bị điện SiCĐộ dày lớp màng mỏng và độ đồng đều nồng độ pha tạp cũng là những cơ sở quan trọng để đánh giá khả năng xử lý của thiết bị màng mỏng.
Hình 3 thể hiện độ đồng đều về độ dày và đường cong phân bố độ dày ở khoảng cách 150 mm và 200 mm.Các tấm wafer SiC kết tinhTừ hình vẽ có thể thấy đường cong phân bố độ dày lớp màng mỏng đối xứng qua tâm của tấm wafer. Thời gian xử lý màng mỏng là 600 giây, độ dày lớp màng mỏng trung bình của tấm wafer 150 mm là 10,89 µm, và độ đồng đều độ dày là 1,05%. Tính toán cho thấy tốc độ tăng trưởng màng mỏng là 65,3 µm/giờ, đây là mức độ xử lý màng mỏng nhanh điển hình. Với cùng thời gian xử lý màng mỏng, độ dày lớp màng mỏng của tấm wafer 200 mm là 10,10 µm, độ đồng đều độ dày nằm trong khoảng 1,36%, và tốc độ tăng trưởng tổng thể là 60,60 µm/giờ, thấp hơn một chút so với tốc độ tăng trưởng của tấm wafer 150 mm. Điều này là do có sự hao phí rõ ràng trên đường đi khi dòng khí từ nguồn silicon và nguồn carbon chảy từ phía thượng lưu của buồng phản ứng qua bề mặt wafer đến phía hạ lưu của buồng phản ứng, và diện tích wafer 200 mm lớn hơn wafer 150 mm. Khí chảy qua bề mặt wafer 200 mm trên một quãng đường dài hơn, và lượng khí nguồn tiêu thụ trên đường đi cũng nhiều hơn. Trong điều kiện wafer tiếp tục quay, độ dày tổng thể của lớp màng mỏng hơn, do đó tốc độ tăng trưởng chậm hơn. Nhìn chung, độ đồng nhất về độ dày của các wafer màng mỏng 150 mm và 200 mm là rất tốt, và khả năng xử lý của thiết bị có thể đáp ứng các yêu cầu của các thiết bị chất lượng cao.
2.2 Nồng độ pha tạp và tính đồng nhất của lớp màng mỏng epitaxy
Hình 4 thể hiện độ đồng đều nồng độ pha tạp và phân bố đường cong ở khoảng cách 150 mm và 200 mm.Các tấm wafer SiC kết tinhNhư có thể thấy từ hình vẽ, đường cong phân bố nồng độ trên tấm wafer epitaxy có tính đối xứng rõ ràng so với tâm của wafer. Độ đồng đều nồng độ pha tạp của các lớp epitaxy 150 mm và 200 mm lần lượt là 2,80% và 2,66%, có thể được kiểm soát trong phạm vi 3%, đây là mức độ xuất sắc đối với các thiết bị tương tự trên thế giới. Đường cong nồng độ pha tạp của lớp epitaxy được phân bố theo hình chữ "W" dọc theo hướng đường kính, chủ yếu được xác định bởi trường dòng chảy của lò epitaxy thành nóng nằm ngang, bởi vì hướng dòng khí của lò tăng trưởng epitaxy dòng khí nằm ngang là từ đầu vào khí (phía thượng nguồn) và chảy ra từ đầu hạ nguồn theo kiểu dòng chảy tầng qua bề mặt wafer; Do tốc độ "tiêu hao dọc đường" của nguồn carbon (C2H4) cao hơn tốc độ của nguồn silicon (TCS), khi tấm wafer quay, tỷ lệ C/Si thực tế trên bề mặt wafer giảm dần từ rìa vào trung tâm (nguồn carbon ở trung tâm ít hơn). Theo "lý thuyết vị trí cạnh tranh" của C và N, nồng độ pha tạp ở trung tâm wafer giảm dần về phía rìa. Để đạt được độ đồng nhất nồng độ tuyệt vời, N2 ở rìa được thêm vào để bù lại trong quá trình epitaxy nhằm làm chậm sự giảm nồng độ pha tạp từ trung tâm ra rìa, sao cho đường cong nồng độ pha tạp cuối cùng có dạng chữ "W".
2.3 Các khuyết tật lớp màng mỏng kết tinh
Ngoài độ dày và nồng độ pha tạp, mức độ kiểm soát khuyết tật lớp màng mỏng cũng là một thông số cốt lõi để đo chất lượng của các tấm wafer màng mỏng và là một chỉ báo quan trọng về khả năng xử lý của thiết bị màng mỏng. Mặc dù SBD và MOSFET có các yêu cầu khác nhau về khuyết tật, nhưng các khuyết tật hình thái bề mặt rõ ràng hơn như khuyết tật hình giọt nước, khuyết tật hình tam giác, khuyết tật hình củ cà rốt, khuyết tật hình sao chổi, v.v. được định nghĩa là các khuyết tật gây hại cho các thiết bị SBD và MOSFET. Xác suất hỏng của các chip chứa các khuyết tật này rất cao, do đó việc kiểm soát số lượng khuyết tật gây hại là cực kỳ quan trọng để cải thiện năng suất chip và giảm chi phí. Hình 5 cho thấy sự phân bố các khuyết tật gây hại của các tấm wafer màng mỏng SiC 150 mm và 200 mm. Trong điều kiện không có sự mất cân bằng rõ ràng về tỷ lệ C/Si, các khuyết tật hình củ cà rốt và khuyết tật hình sao chổi về cơ bản có thể được loại bỏ, trong khi các khuyết tật hình giọt nước và khuyết tật hình tam giác liên quan đến việc kiểm soát độ sạch trong quá trình vận hành thiết bị màng mỏng, mức độ tạp chất của các bộ phận than chì trong buồng phản ứng và chất lượng của chất nền. Từ Bảng 2, có thể thấy rằng mật độ khuyết tật gây chết người của các tấm wafer epitaxy 150 mm và 200 mm có thể được kiểm soát trong phạm vi 0,3 hạt/cm2, đây là mức độ xuất sắc đối với cùng loại thiết bị. Mức độ kiểm soát mật độ khuyết tật gây chết người của tấm wafer epitaxy 150 mm tốt hơn so với tấm wafer epitaxy 200 mm. Điều này là do quy trình chuẩn bị chất nền của 150 mm đã hoàn thiện hơn so với 200 mm, chất lượng chất nền tốt hơn và mức độ kiểm soát tạp chất của buồng phản ứng than chì 150 mm tốt hơn.
2.4 Độ nhám bề mặt của tấm wafer epitaxy
Hình 6 thể hiện ảnh AFM bề mặt của các tấm wafer SiC epitaxy 150 mm và 200 mm. Có thể thấy từ hình vẽ rằng độ nhám bề mặt trung bình bình phương Ra của các tấm wafer epitaxy 150 mm và 200 mm lần lượt là 0,129 nm và 0,113 nm, và bề mặt của lớp epitaxy mịn, không có hiện tượng tập hợp bậc thang lớn rõ rệt. Hiện tượng này cho thấy sự phát triển của lớp epitaxy luôn duy trì chế độ tăng trưởng theo dòng bậc thang trong suốt quá trình epitaxy, và không xảy ra hiện tượng tập hợp bậc thang. Có thể thấy rằng bằng cách sử dụng quy trình tăng trưởng epitaxy được tối ưu hóa, có thể thu được các lớp epitaxy mịn trên các chất nền góc thấp 150 mm và 200 mm.
3. Kết luận
Các tấm wafer SiC 4H đồng nhất có kích thước 150 mm và 200 mm đã được chế tạo thành công trên các chất nền trong nước bằng thiết bị tăng trưởng epitaxy SiC 200 mm tự phát triển, và quy trình epitaxy đồng nhất phù hợp cho kích thước 150 mm và 200 mm đã được phát triển. Tốc độ tăng trưởng epitaxy có thể đạt hơn 60 μm/h. Đồng thời đáp ứng yêu cầu epitaxy tốc độ cao, chất lượng wafer epitaxy rất tốt. Độ đồng nhất về độ dày của các wafer SiC epitaxy 150 mm và 200 mm có thể được kiểm soát trong phạm vi 1,5%, độ đồng nhất về nồng độ nhỏ hơn 3%, mật độ khuyết tật nghiêm trọng nhỏ hơn 0,3 hạt/cm2, và độ nhám bề mặt epitaxy trung bình bình phương Ra nhỏ hơn 0,15 nm. Các chỉ số quy trình cốt lõi của các wafer epitaxy đạt trình độ tiên tiến trong ngành.
Nguồn: Thiết bị chuyên dụng ngành điện tử
Tác giả: Xie Tianle, Li Ping, Yang Yu, Gong Xiaoliang, Ba Sai, Chen Guoqin, Wan Shengqiang
(Viện Nghiên cứu số 48 thuộc Tập đoàn Công nghệ Điện tử Trung Quốc, Trường Sa, Hồ Nam 410111)
Thời gian đăng bài: 04/09/2024