BJT, CMOS, DMOS 및 기타 반도체 공정 기술

제품 정보 및 상담을 위해 저희 웹사이트에 오신 것을 환영합니다.

저희 웹사이트:https://www.vet-china.com/

 

반도체 제조 공정이 지속적으로 혁신을 거듭하면서, 업계에서는 "무어의 법칙"이라는 유명한 명제가 회자되고 있습니다. 이 법칙은 인텔의 창립자 중 한 명인 고든 무어가 1965년에 제안한 것으로, 핵심 내용은 집적 회로에 탑재할 수 있는 트랜지스터의 수가 약 18~24개월마다 두 배로 증가한다는 것입니다. 이 법칙은 단순히 산업 발전 추세를 분석하고 예측하는 것을 넘어, 반도체 제조 공정 개발의 원동력이 되기도 합니다. 모든 노력은 더 작고 안정적인 성능을 가진 트랜지스터를 만드는 데 집중되어 있기 때문입니다. 1950년대부터 현재까지 약 70년 동안 BJT, MOSFET, CMOS, DMOS, 그리고 하이브리드 BiCMOS 및 BCD 공정 기술이 개발되었습니다.

 

1. BJT

바이폴라 접합 트랜지스터(BJT)는 흔히 3극관이라고도 불립니다. 트랜지스터 내부의 전하 흐름은 주로 PN 접합면에서의 전하 운반체의 확산 및 표류 운동에 의해 발생합니다. 전자와 정공 모두의 흐름이 관여하기 때문에 바이폴라 소자라고 합니다.

그 탄생 역사를 되짚어보면, 쇼클리는 진공 삼극관을 고체 증폭기로 대체하자는 아이디어에서 출발하여 1945년 여름 반도체에 대한 기초 연구를 제안했습니다. 1945년 하반기, 벨 연구소는 쇼클리를 중심으로 고체 물리학 연구 그룹을 설립했습니다. 이 그룹에는 물리학자뿐만 아니라 회로 엔지니어와 화학자들도 참여했는데, 그중에는 이론 물리학자인 바딘과 실험 물리학자인 브래튼도 있었습니다. 1947년 12월, 후대에 획기적인 사건으로 기록될 만한 일이 일어났습니다. 바딘과 브래튼이 전류 증폭 기능을 갖춘 세계 최초의 게르마늄 점접촉 트랜지스터를 발명한 것입니다.

바딘과 브래튼의 최초 점접촉 트랜지스터

그로부터 얼마 지나지 않아 쇼클리는 1948년에 바이폴라 접합 트랜지스터를 발명했습니다. 그는 트랜지스터가 순방향 바이어스와 역방향 바이어스가 걸린 두 개의 pn 접합으로 구성될 수 있다고 제안했고, 1948년 6월에 특허를 받았습니다. 1949년에는 접합 트랜지스터의 작동 원리에 대한 상세한 이론을 발표했습니다. 2년여 후, 벨 연구소의 과학자들과 엔지니어들은 접합 트랜지스터의 대량 생산 공정을 개발하여(1951년 획기적인 성과) 전자 기술의 새로운 시대를 열었습니다. 트랜지스터 발명에 대한 공로를 인정받아 쇼클리, 바딘, 브래튼은 1956년 노벨 물리학상을 공동 수상했습니다.

NPN 바이폴라 접합 트랜지스터의 간단한 구조도

바이폴라 접합 트랜지스터(BJT)의 구조에 관하여, 일반적인 BJT에는 NPN과 PNP가 있습니다. 자세한 내부 구조는 아래 그림에 나와 있습니다. 이미터에 해당하는 불순물 반도체 영역은 도핑 농도가 높은 이미터 영역이고, 베이스에 해당하는 불순물 반도체 영역은 폭이 매우 얇고 도핑 농도가 매우 낮은 베이스 영역이며, 컬렉터에 해당하는 불순물 반도체 영역은 면적이 넓고 도핑 농도가 매우 낮은 컬렉터 영역입니다.

BJT 기술의 장점은 빠른 응답 속도, 높은 트랜스컨덕턴스(입력 전압 변화에 따른 출력 전류의 큰 변화), 낮은 노이즈, 높은 아날로그 정확도 및 강력한 전류 구동 능력입니다. 단점은 낮은 집적도(측면 크기를 줄이면서 수직 깊이를 줄일 수 없음)와 높은 전력 소비입니다.

 

2. MOS

금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)는 금속층(M-알루미늄)의 게이트와 소스에 산화막(O-SiO2 절연층)을 통해 전압을 인가하여 전기장의 효과를 발생시켜 반도체(S) 전도 채널의 스위칭을 제어하는 ​​전계 효과 트랜지스터입니다. 게이트와 소스, 그리고 게이트와 드레인이 SiO2 절연층으로 분리되어 있기 때문에 절연 게이트 전계 효과 트랜지스터라고도 합니다. 1962년 벨 연구소에서 MOSFET의 개발에 성공했다고 공식 발표했으며, 이는 반도체 개발 역사상 가장 중요한 이정표 중 하나가 되었고 반도체 메모리의 등장을 위한 기술적 토대를 마련했습니다.

MOSFET는 전도 채널 유형에 따라 P채널과 N채널로 나눌 수 있습니다. 게이트 전압 크기에 따라서는 공핍형(depletion type)과 향상형(enhancement type)으로 구분됩니다. 공핍형은 게이트 전압이 0일 때 드레인과 소스 사이에 전도 채널이 존재하고, 향상형은 N채널 소자의 경우 게이트 전압이 0보다 크거나(0보다 작거나) 할 때만 전도 채널이 존재하며, 파워 MOSFET는 주로 N채널 향상형입니다.

MOS와 3극관의 주요 차이점은 다음과 같습니다(단, 이에 국한되지는 않습니다).

- 트라이오드는 다수 캐리어와 소수 캐리어가 동시에 전도에 참여하기 때문에 바이폴라 소자입니다. 반면 MOS는 반도체에서 다수 캐리어를 통해서만 전류를 전도하며, 유니폴라 트랜지스터라고도 합니다.
- 트라이오드는 전류 제어 방식의 소자로 전력 소모가 비교적 높은 반면, MOSFET는 전압 제어 방식의 소자로 전력 소모가 낮습니다.
- 트라이오드는 온 저항이 큰 반면, MOS 튜브는 온 저항이 수백 밀리옴 정도로 작습니다. 현재 전자 기기에서는 MOS 튜브가 주로 스위치로 사용되는데, 이는 MOS 튜브의 효율이 트라이오드에 비해 상대적으로 높기 때문입니다.
-삼극관은 상대적으로 가격 경쟁력이 있고, MOS 진공관은 상대적으로 비쌉니다.
-요즘에는 대부분의 경우 MOS 진공관이 3극관을 대체하여 사용됩니다. 가격적인 이점을 고려하여 3극관을 사용하는 경우는 전력 소모가 적거나 전력에 민감하지 않은 일부 상황에서만 발생합니다.

3. CMOS

상보형 금속 산화물 반도체(CMOS): CMOS 기술은 상보형 p형 및 n형 금속 산화물 반도체 트랜지스터(MOSFET)를 사용하여 전자 장치 및 논리 회로를 구성합니다. 다음 그림은 "1→0" 또는 "0→1" 변환에 사용되는 일반적인 CMOS 인버터를 보여줍니다.

다음 그림은 일반적인 CMOS 단면도입니다. 왼쪽은 NMS이고 오른쪽은 PMOS입니다. 두 MOS의 G극은 공통 게이트 입력으로 연결되고, D극은 공통 드레인 출력으로 연결됩니다. VDD는 PMOS의 소스에 연결되고, VSS는 NMOS의 소스에 연결됩니다.

1963년, 페어차일드 반도체의 완라스와 사흐는 CMOS 회로를 발명했습니다. 1968년, 아메리칸 라디오 코퍼레이션(RCA)은 최초의 CMOS 집적 회로 제품을 개발했고, 이후 CMOS 회로는 눈부신 발전을 이루었습니다. CMOS 회로의 장점은 저전력 소모와 높은 집적도(STI/LOCOS 공정을 통해 더욱 향상 가능)입니다. 단점으로는 록 효과(PN 접합의 역방향 바이어스가 MOS 튜브 간의 절연에 사용됨)가 존재하며, 이로 인해 간섭이 쉽게 증폭 루프를 형성하여 회로가 소손될 수 있다는 점입니다.

 

4. DMOS

이중 확산 금속 산화물 반도체(MOSFET): 일반적인 MOSFET 소자와 구조가 유사하며, 소스, 드레인, 게이트 등의 전극을 가지고 있지만, 드레인 단자의 항복 전압이 높습니다. 이중 확산 공정이 사용됩니다.

아래 그림은 표준 N채널 DMOS의 단면도를 보여줍니다. 이 유형의 DMOS 소자는 일반적으로 MOSFET의 소스가 접지에 연결되는 로우사이드 스위칭 애플리케이션에 사용됩니다. 또한 P채널 DMOS도 있습니다. 이 유형의 DMOS 소자는 일반적으로 MOSFET의 소스가 양의 전압에 연결되는 하이사이드 스위칭 애플리케이션에 사용됩니다. CMOS와 마찬가지로, 상보형 DMOS 소자는 동일한 칩에 N채널과 P채널 MOSFET을 사용하여 상보적인 스위칭 기능을 제공합니다.

채널 방향에 따라 DMOS는 수직형 이중 확산 금속 산화물 반도체 전계 효과 트랜지스터(VDMOS)와 수평형 이중 확산 금속 산화물 반도체 전계 효과 트랜지스터(LDMOS)의 두 가지 유형으로 나눌 수 있습니다.

VDMOS 소자는 수직 채널 구조로 설계되었습니다. 수평형 DMOS 소자에 비해 항복 전압과 전류 처리 용량이 높지만, 온 저항은 여전히 ​​상대적으로 큽니다.

LDMOS 소자는 측면 채널을 갖도록 설계된 비대칭 전력 MOSFET 소자입니다. 수직형 DMOS 소자와 비교했을 때, 더 낮은 온 저항과 더 빠른 스위칭 속도를 제공합니다.

기존 MOSFET에 비해 DMOS는 온 커패시턴스가 높고 저항이 낮아 전력 스위치, 전동 공구, 전기 자동차 구동 장치와 같은 고출력 전자 장치에 널리 사용됩니다.

 

5. BiCMOS

바이폴라 CMOS는 CMOS 소자와 바이폴라 소자를 동일한 칩에 동시에 집적하는 기술입니다. 기본 개념은 CMOS 소자를 주 회로로 사용하고, 큰 용량성 부하를 구동해야 하는 부분에 바이폴라 소자 또는 회로를 추가하는 것입니다. 따라서 바이폴라 CMOS 회로는 CMOS 회로의 높은 집적도와 낮은 전력 소비라는 장점과 BJT 회로의 고속 및 강력한 전류 구동 능력이라는 장점을 모두 갖추고 있습니다.

STMicroelectronics의 BiCMOS SiGe(실리콘 게르마늄) 기술은 RF, 아날로그 및 디지털 부품을 단일 칩에 통합하여 외부 부품 수를 크게 줄이고 전력 소비를 최적화할 수 있습니다.

 

6. BCD

바이폴라-CMOS-DMOS 기술은 바이폴라, CMOS 및 DMOS 소자를 동일한 칩에 구현할 수 있는 기술로, BCD 공정이라고도 하며 1986년 ST마이크로일렉트로닉스(ST)에서 최초로 성공적으로 개발되었습니다.

바이폴라 트랜지스터는 아날로그 회로에, CMOS는 디지털 및 논리 회로에, DMOS는 전력 및 고전압 장치에 적합합니다. BCD는 이 세 가지 소자의 장점을 결합한 기술입니다. 지속적인 개선을 거쳐 BCD는 전력 관리, 아날로그 데이터 수집, 전력 액추에이터 분야의 제품에 널리 사용되고 있습니다. ST 공식 웹사이트에 따르면, BCD의 성숙 공정은 현재 100nm 수준이며, 90nm는 아직 프로토타입 설계 단계에 있고, 40nm BCD 기술은 차세대 제품 개발에 속합니다.