Benvenuti sul nostro sito web per informazioni e consulenze sui prodotti.
Il nostro sito web:https://www.vet-china.com/
Incisione di Poly e SiO2:
Successivamente, il Poli e il SiO2 in eccesso vengono rimossi tramite attacco chimico. A questo punto, il direzionaleincisioneviene utilizzato. Nella classificazione dell'incisione, esiste una classificazione in incisione direzionale e incisione non direzionale. L'incisione direzionale si riferisce aincisionein una certa direzione, mentre l'incisione non direzionale è non direzionale (ho detto accidentalmente troppo. In breve, consiste nel rimuovere la SiO2 in una certa direzione attraverso acidi e basi specifici). In questo esempio, usiamo l'incisione direzionale verso il basso per rimuovere la SiO2, e il risultato è questo.
Infine, rimuovere il fotoresist. In questa fase, il metodo per rimuovere il fotoresist non è l'attivazione tramite irradiazione luminosa menzionata in precedenza, ma altri metodi, poiché non è necessario definire una dimensione specifica in questa fase, ma rimuovere completamente il fotoresist. Infine, si ottiene quanto mostrato nella figura seguente.
In questo modo abbiamo raggiunto l'obiettivo di mantenere la posizione specifica del Poly SiO2.
Formazione della sorgente e del drenaggio:
Infine, consideriamo come si formano source e drain. Tutti ricorderanno ancora che ne abbiamo parlato nell'ultimo numero. Source e drain vengono impiantati tramite ioni con lo stesso tipo di elementi. A questo punto, possiamo usare il fotoresist per aprire l'area source/drain in cui deve essere impiantato il tipo N. Poiché prendiamo solo NMOS come esempio, tutti i componenti nella figura sopra saranno aperti, come mostrato nella figura seguente.
Poiché la parte coperta dal fotoresist non può essere impiantata (la luce è bloccata), gli elementi di tipo N verranno impiantati solo sull'NMOS richiesto. Poiché il substrato sotto il poli è bloccato da poli e SiO2, non verrà impiantato, quindi si verifica questo.
A questo punto, è stato realizzato un semplice modello MOS. In teoria, se si applica una tensione a source, drain, poli e substrato, questo MOS può funzionare, ma non possiamo semplicemente prendere una sonda e applicare tensione direttamente a source e drain. A questo punto, è necessario cablare il MOS, ovvero collegare i fili di questo MOS per collegare tra loro più MOS. Diamo un'occhiata al processo di cablaggio.
Realizzazione di VIA:
Il primo passo è ricoprire l'intero MOS con uno strato di SiO2, come mostrato nella figura sottostante:
Naturalmente, questo SiO2 viene prodotto tramite CVD, perché è molto veloce e fa risparmiare tempo. Quello che segue è ancora il processo di stesura del fotoresist ed esposizione. Alla fine, il risultato è questo.
Quindi, utilizzare il metodo di incisione per praticare un foro sulla SiO₂, come mostrato nella parte grigia della figura sottostante. La profondità di questo foro è a diretto contatto con la superficie del Si.
Infine, rimuovi il fotoresist e ottieni il seguente aspetto.
A questo punto, ciò che bisogna fare è riempire il conduttore in questo foro. Di che conduttore si tratta? Ogni azienda è diversa, la maggior parte delle quali produce leghe di tungsteno, quindi come si può riempire questo foro? Viene utilizzato il metodo PVD (Physical Vapor Deposition), il cui principio è simile a quello mostrato nella figura sottostante.
Si utilizzano elettroni o ioni ad alta energia per bombardare il materiale bersaglio, e il materiale bersaglio frammentato cadrà sul fondo sotto forma di atomi, formando così il rivestimento sottostante. Il materiale bersaglio che di solito vediamo nelle notizie si riferisce al materiale bersaglio qui.
Dopo aver riempito il buco, il risultato è questo.
Naturalmente, quando lo riempiamo, è impossibile controllare che lo spessore del rivestimento sia esattamente uguale alla profondità del foro, quindi ci sarà un po' di materiale in eccesso. Per questo utilizziamo la tecnologia CMP (Chemical Mechanical Polishing), che sembra di fascia alta, ma in realtà è una levigatura, una rimozione delle parti in eccesso. Il risultato è questo.
A questo punto, abbiamo completato la produzione di uno strato di via. Naturalmente, la produzione del via è destinata principalmente al cablaggio dello strato metallico sottostante.
Produzione di strati metallici:
Nelle condizioni sopra descritte, utilizziamo la tecnica PVD per depositare un altro strato di metallo. Questo metallo è principalmente una lega a base di rame.
Dopo l'esposizione e l'incisione, otteniamo ciò che desideriamo. Poi continuiamo ad accumulare fino a raggiungere il risultato desiderato.
Quando disegniamo il layout, ti diremo quanti strati di metallo possono essere impilati al massimo e tramite il processo utilizzato, ovvero quanti strati possono essere impilati.
Infine, otteniamo questa struttura. Il pad superiore è il pin di questo chip e, dopo il confezionamento, diventa il pin che possiamo vedere (ovviamente, l'ho disegnato a caso, non ha alcun significato pratico, giusto per fare un esempio).
Questo è il processo generale di produzione di un chip. In questo numero, abbiamo appreso i processi più importanti nella fonderia di semiconduttori: esposizione, incisione, impiantazione ionica, tubi del forno, CVD, PVD, CMP, ecc.
Data di pubblicazione: 23 agosto 2024