Hiện nay, ngành công nghiệp SiC đang chuyển đổi từ kích thước 150 mm (6 inch) sang 200 mm (8 inch). Để đáp ứng nhu cầu cấp thiết về các tấm wafer SiC đồng epitaxy chất lượng cao, kích thước lớn trong ngành, các kích thước 150mm và 200mm đang được sản xuất.Các tấm wafer SiC đồng epitaxy 4HCác tấm wafer SiC 200mm đã được chế tạo thành công trên các chất nền trong nước bằng thiết bị tăng trưởng epitaxy SiC 200mm tự phát triển. Một quy trình đồng epitaxy phù hợp cho kích thước 150mm và 200mm đã được phát triển, trong đó tốc độ tăng trưởng epitaxy có thể lớn hơn 60um/h. Trong khi đáp ứng được yêu cầu epitaxy tốc độ cao, chất lượng wafer epitaxy vẫn rất tốt. Độ đồng nhất về độ dày của các tấm 150mm và 200mm cũng rất cao.Các tấm wafer SiC kết tinhCó thể kiểm soát độ chính xác trong vòng 1,5%, độ đồng nhất nồng độ nhỏ hơn 3%, mật độ khuyết tật nghiêm trọng nhỏ hơn 0,3 hạt/cm2, và độ nhám bề mặt trung bình bình phương Ra nhỏ hơn 0,15nm, và tất cả các chỉ số quy trình cốt lõi đều ở mức tiên tiến của ngành.
Silicon Carbide (SiC)Silicon carbide (SiC) là một trong những vật liệu bán dẫn tiêu biểu của thế hệ thứ ba. Nó có đặc điểm là điện trường đánh thủng cao, dẫn nhiệt tuyệt vời, tốc độ trôi bão hòa điện tử lớn và khả năng chống bức xạ mạnh. Điều này đã mở rộng đáng kể khả năng xử lý năng lượng của các thiết bị điện và đáp ứng được yêu cầu vận hành của thế hệ thiết bị điện tử công suất tiếp theo đối với các thiết bị có công suất cao, kích thước nhỏ, nhiệt độ cao, bức xạ cao và các điều kiện khắc nghiệt khác. Nó có thể giảm không gian, giảm tiêu thụ điện năng và giảm yêu cầu làm mát. Nó đã mang lại những thay đổi mang tính cách mạng cho xe năng lượng mới, vận tải đường sắt, lưới điện thông minh và các lĩnh vực khác. Do đó, chất bán dẫn silicon carbide đã được công nhận là vật liệu lý tưởng sẽ dẫn đầu thế hệ thiết bị điện tử công suất cao tiếp theo. Trong những năm gần đây, nhờ sự hỗ trợ của chính sách quốc gia đối với sự phát triển của ngành công nghiệp bán dẫn thế hệ thứ ba, việc nghiên cứu và phát triển cũng như xây dựng hệ thống công nghiệp thiết bị SiC 150 mm về cơ bản đã hoàn thành ở Trung Quốc, và sự an toàn của chuỗi công nghiệp về cơ bản đã được đảm bảo. Do đó, trọng tâm của ngành công nghiệp đã dần chuyển sang kiểm soát chi phí và nâng cao hiệu quả. Như thể hiện trong Bảng 1, so với SiC 150 mm, SiC 200 mm có tỷ lệ sử dụng cạnh cao hơn, và sản lượng chip đơn wafer có thể tăng khoảng 1,8 lần. Sau khi công nghệ hoàn thiện, chi phí sản xuất một chip có thể giảm 30%. Bước đột phá công nghệ 200 mm là một phương tiện trực tiếp để "giảm chi phí và tăng hiệu quả", và cũng là chìa khóa để ngành công nghiệp bán dẫn của nước ta "cạnh tranh" hoặc thậm chí "dẫn đầu".
Khác với quy trình sản xuất thiết bị Si,thiết bị điện bán dẫn SiCTất cả các quy trình đều được xử lý và chuẩn bị với lớp màng mỏng epitaxy làm nền tảng. Các tấm wafer epitaxy là vật liệu cơ bản thiết yếu cho các thiết bị điện SiC. Chất lượng của lớp màng mỏng epitaxy quyết định trực tiếp đến năng suất của thiết bị, và chi phí của nó chiếm 20% chi phí sản xuất chip. Do đó, quá trình tăng trưởng epitaxy là một khâu trung gian thiết yếu trong các thiết bị điện SiC. Giới hạn trên của trình độ xử lý epitaxy được xác định bởi thiết bị epitaxy. Hiện nay, mức độ nội địa hóa thiết bị epitaxy SiC 150mm ở Trung Quốc tương đối cao, nhưng bố cục tổng thể của thiết bị 200mm lại tụt hậu so với quốc tế. Vì vậy, để giải quyết nhu cầu cấp thiết và vấn đề tắc nghẽn trong sản xuất vật liệu epitaxy kích thước lớn, chất lượng cao phục vụ sự phát triển của ngành công nghiệp bán dẫn thế hệ thứ ba trong nước, bài báo này giới thiệu thiết bị epitaxy SiC 200mm đã được phát triển thành công ở nước ta và nghiên cứu quy trình epitaxy. Bằng cách tối ưu hóa các thông số quy trình như nhiệt độ xử lý, tốc độ dòng khí mang, tỷ lệ C/Si, v.v., độ đồng nhất nồng độ <3%, độ không đồng nhất độ dày <1,5%, độ nhám Ra <0,2 nm và mật độ khuyết tật nghiêm trọng <0,3 hạt/cm2 của các tấm wafer SiC epitaxy 150 mm và 200 mm được chế tạo bằng lò epitaxy silicon carbide 200 mm do chúng tôi tự phát triển. Trình độ quy trình của thiết bị đáp ứng được nhu cầu chế tạo các thiết bị điện SiC chất lượng cao.
Thí nghiệm 1
1.1 Nguyên tắc củaSiC epitaxyquá trình
Quá trình tăng trưởng đồng epitaxy 4H-SiC chủ yếu bao gồm 2 bước chính, đó là khắc ăn mòn tại chỗ ở nhiệt độ cao trên chất nền 4H-SiC và quá trình lắng đọng hơi hóa học đồng nhất. Mục đích chính của việc khắc ăn mòn tại chỗ chất nền là loại bỏ các hư hại dưới bề mặt chất nền sau khi đánh bóng wafer, dung dịch đánh bóng còn sót lại, các hạt và lớp oxit, và có thể tạo ra cấu trúc bậc nguyên tử đều đặn trên bề mặt chất nền bằng cách khắc ăn mòn. Khắc ăn mòn tại chỗ thường được thực hiện trong môi trường hydro. Tùy theo yêu cầu của quy trình thực tế, một lượng nhỏ khí phụ trợ cũng có thể được thêm vào, chẳng hạn như hydro clorua, propan, etylen hoặc silan. Nhiệt độ của quá trình khắc ăn mòn hydro tại chỗ thường trên 1600 ℃, và áp suất của buồng phản ứng thường được kiểm soát dưới 2×104 Pa trong suốt quá trình khắc ăn mòn.
Sau khi bề mặt chất nền được hoạt hóa bằng phương pháp khắc tại chỗ, nó sẽ đi vào quy trình lắng đọng hơi hóa học ở nhiệt độ cao, nghĩa là nguồn tăng trưởng (như ethylene/propane, TCS/silane), nguồn pha tạp (nguồn pha tạp loại n là nitơ, nguồn pha tạp loại p là TMAl) và khí phụ trợ như hydro clorua được vận chuyển đến buồng phản ứng thông qua một dòng khí mang lớn (thường là hydro). Sau khi khí phản ứng trong buồng phản ứng ở nhiệt độ cao, một phần tiền chất phản ứng hóa học và hấp phụ trên bề mặt tấm wafer, và một lớp màng mỏng 4H-SiC đồng nhất đơn tinh thể với nồng độ pha tạp, độ dày và chất lượng cao hơn được hình thành trên bề mặt chất nền bằng cách sử dụng chất nền 4H-SiC đơn tinh thể làm khuôn mẫu. Sau nhiều năm nghiên cứu kỹ thuật, công nghệ đồng epitaxy 4H-SiC về cơ bản đã hoàn thiện và được sử dụng rộng rãi trong sản xuất công nghiệp. Công nghệ đồng epitaxy 4H-SiC được sử dụng rộng rãi nhất trên thế giới có hai đặc điểm điển hình:
(1) Sử dụng chất nền cắt xiên lệch trục (so với mặt phẳng tinh thể <0001>, hướng về phía hướng tinh thể <11-20>) làm khuôn mẫu, một lớp màng mỏng 4H-SiC đơn tinh thể có độ tinh khiết cao không lẫn tạp chất được lắng đọng trên chất nền theo chế độ tăng trưởng dòng bậc thang. Sự phát triển đồng epitaxy 4H-SiC ban đầu sử dụng chất nền tinh thể dương, tức là mặt phẳng Si <0001> để phát triển. Mật độ các bậc nguyên tử trên bề mặt chất nền tinh thể dương thấp và các bậc thang rộng. Sự phát triển mầm hai chiều dễ xảy ra trong quá trình epitaxy để tạo thành tinh thể SiC 3C (3C-SiC). Bằng cách cắt lệch trục, các bậc nguyên tử có mật độ cao, chiều rộng bậc thang hẹp có thể được đưa vào trên bề mặt chất nền 4H-SiC <0001>, và tiền chất hấp thụ có thể tiếp cận hiệu quả vị trí bậc nguyên tử với năng lượng bề mặt tương đối thấp thông qua khuếch tán bề mặt. Tại bước này, vị trí liên kết của nguyên tử tiền chất/nhóm phân tử là duy nhất, do đó trong chế độ tăng trưởng theo từng bước, lớp màng mỏng có thể kế thừa hoàn hảo trình tự xếp chồng lớp nguyên tử kép Si-C của chất nền để tạo thành một tinh thể đơn có cùng pha tinh thể với chất nền.
(2) Sự phát triển màng mỏng tốc độ cao đạt được bằng cách đưa vào nguồn silicon chứa clo. Trong các hệ thống lắng đọng hơi hóa học SiC thông thường, silan và propan (hoặc etylen) là nguồn phát triển chính. Trong quá trình tăng tốc độ phát triển bằng cách tăng tốc độ dòng chảy của nguồn phát triển, khi áp suất riêng phần cân bằng của thành phần silicon tiếp tục tăng, dễ hình thành các cụm silicon bằng cách kết tinh pha khí đồng nhất, điều này làm giảm đáng kể tỷ lệ sử dụng nguồn silicon. Sự hình thành các cụm silicon hạn chế đáng kể việc cải thiện tốc độ phát triển màng mỏng. Đồng thời, các cụm silicon có thể làm gián đoạn sự phát triển dòng bậc thang và gây ra sự hình thành khuyết tật. Để tránh sự kết tinh pha khí đồng nhất và tăng tốc độ phát triển màng mỏng, việc đưa vào các nguồn silicon gốc clo hiện là phương pháp chủ đạo để tăng tốc độ phát triển màng mỏng của 4H-SiC.
1.2 Thiết bị và điều kiện quy trình lắng đọng màng mỏng SiC 200 mm (8 inch)
Các thí nghiệm được mô tả trong bài báo này đều được thực hiện trên thiết bị lắng đọng màng mỏng SiC thành nóng nằm ngang nguyên khối tương thích 150/200 mm (6/8 inch) do Viện số 48 thuộc Tập đoàn Công nghệ Điện tử Trung Quốc tự phát triển. Lò lắng đọng màng mỏng hỗ trợ nạp và dỡ wafer hoàn toàn tự động. Hình 1 là sơ đồ cấu trúc bên trong buồng phản ứng của thiết bị lắng đọng màng mỏng. Như thể hiện trong Hình 1, thành ngoài của buồng phản ứng là một chuông thạch anh với lớp trung gian làm mát bằng nước, và bên trong chuông là một buồng phản ứng nhiệt độ cao, bao gồm nỉ carbon cách nhiệt, khoang than chì đặc biệt có độ tinh khiết cao, đế xoay nổi khí than chì, v.v. Toàn bộ chuông thạch anh được bao phủ bởi một cuộn cảm ứng hình trụ, và buồng phản ứng bên trong chuông được gia nhiệt bằng điện từ bởi nguồn điện cảm ứng tần số trung bình. Như thể hiện trong Hình 1 (b), khí mang, khí phản ứng và khí pha tạp đều chảy qua bề mặt tấm wafer theo dòng chảy tầng nằm ngang từ phía thượng lưu của buồng phản ứng đến phía hạ lưu của buồng phản ứng và được thải ra từ đầu ống xả. Để đảm bảo tính đồng nhất trong tấm wafer, tấm wafer được đặt trên đế nổi bằng khí luôn được xoay trong suốt quá trình.
Vật liệu nền được sử dụng trong thí nghiệm là loại SiC dẫn điện n-type 4H-SiC góc lệch 4° theo hướng <1120>, kích thước thương mại 150 mm, 200 mm (6 inch, 8 inch), được sản xuất bởi Shanxi Shuoke Crystal. Trichlorosilane (SiHCl3, TCS) và ethylene (C2H4) được sử dụng làm nguồn tăng trưởng chính trong quá trình thí nghiệm, trong đó TCS và C2H4 được sử dụng lần lượt làm nguồn silicon và nguồn carbon, nitơ tinh khiết cao (N2) được sử dụng làm nguồn pha tạp n-type, và hydro (H2) được sử dụng làm khí pha loãng và khí mang. Phạm vi nhiệt độ của quá trình epitaxy là 1600 ~ 1660 ℃, áp suất quá trình là 8×103 ~ 12×103 Pa, và tốc độ dòng khí mang H2 là 100～140 L/min.
1.3 Thử nghiệm và đặc tính của tấm wafer epitaxy
Máy quang phổ hồng ngoại Fourier (nhà sản xuất thiết bị Thermalfisher, model iS50) và máy kiểm tra nồng độ bằng đầu dò thủy ngân (nhà sản xuất thiết bị Semilab, model 530L) được sử dụng để xác định giá trị trung bình và phân bố độ dày lớp màng mỏng và nồng độ pha tạp; độ dày và nồng độ pha tạp của mỗi điểm trong lớp màng mỏng được xác định bằng cách lấy các điểm dọc theo đường kính cắt đường pháp tuyến của cạnh tham chiếu chính ở góc 45° tại tâm của tấm wafer với phần rìa bị cắt bỏ 5 mm. Đối với tấm wafer 150 mm, 9 điểm được lấy dọc theo một đường kính duy nhất (hai đường kính vuông góc với nhau), và đối với tấm wafer 200 mm, 21 điểm được lấy, như thể hiện trong Hình 2. Kính hiển vi lực nguyên tử (nhà sản xuất thiết bị Bruker, model Dimension Icon) được sử dụng để chọn các vùng 30 μm×30 μm ở vùng trung tâm và vùng rìa (phần rìa bị cắt bỏ 5 mm) của tấm wafer màng mỏng để kiểm tra độ nhám bề mặt của lớp màng mỏng; Các khuyết tật của lớp màng mỏng được đo bằng máy kiểm tra khuyết tật bề mặt (nhà sản xuất thiết bị China Electronics). Máy ảnh 3D được đặc trưng bởi cảm biến radar (mẫu Mars 4410 pro) của Kefenghua.
Thời gian đăng bài: 04/09/2024