À u cuntrariu di i dispusitivi discreti S1C chì perseguenu caratteristiche d'alta tensione, alta putenza, alta frequenza è alta temperatura, l'ubbiettivu di ricerca di u circuitu integratu SiC hè principalmente di ottene un circuitu digitale à alta temperatura per u circuitu di cuntrollu di circuiti integrati di putenza intelligenti. Siccomu u circuitu integratu SiC per u campu elettricu internu hè assai bassu, dunque l'influenza di u difettu di i microtubuli diminuirà assai, questu hè u primu pezzu di chip di amplificatore operazionale integratu monoliticu SiC chì hè statu verificatu, u pruduttu finitu attuale è determinatu da u rendimentu hè assai più altu ch'è i difetti di i microtubuli, dunque, basatu annantu à u mudellu di rendimentu SiC è u materiale Si è CaAs hè ovviamente differente. U chip hè basatu annantu à a tecnulugia NMOSFET à deplezione. A ragione principale hè chì a mobilità effettiva di i purtatori di i MOSFET SiC à canale inversu hè troppu bassa. Per migliurà a mobilità superficiale di Sic, hè necessariu migliurà è ottimizà u prucessu di ossidazione termica di Sic.
L'Università Purdue hà fattu assai travagliu nantu à i circuiti integrati SiC. In u 1992, a fabbrica hè stata sviluppata cù successu basendu si nantu à u circuitu integratu digitale monoliticu 6H-SIC NMOSFET à canale inversu. U chip cuntene circuiti not gate, o not gate, on or gate, contatore binariu è half adder è pò funziunà currettamente in a gamma di temperature da 25 °C à 300 °C. In u 1995, u primu circuitu integratu MESFET pianu SiC hè statu fabbricatu cù a tecnulugia d'isolamentu per iniezione di vanadiu. Cuntrullendu precisamente a quantità di vanadiu iniettata, si pò ottene un SiC isolante.
In i circuiti logichi digitali, i circuiti CMOS sò più attrattivi chè i circuiti NMOS. In settembre 1996, hè statu fabricatu u primu circuitu integratu digitale CMOS 6H-SIC. U dispusitivu usa un stratu d'ossidu di deposizione è d'ordine N iniettatu, ma per via di altri prublemi di prucessu, a tensione di soglia di i PMOSFET di u chip hè troppu alta. In marzu 1997, durante a fabricazione di u circuitu CMOS SiC di seconda generazione, hè stata aduttata a tecnulugia di iniezione di trappola P è di stratu d'ossidu di crescita termica. A tensione di soglia di i PMOSEFT ottenuta per via di u miglioramentu di u prucessu hè di circa -4,5 V. Tutti i circuiti di u chip funzionanu bè à temperatura ambiente finu à 300 °C è sò alimentati da una sola alimentazione, chì pò esse trà 5 è 15 V.
Cù u migliuramentu di a qualità di e wafer di u substratu, saranu fabbricati circuiti integrati più funziunali è cù un rendimentu più altu. Tuttavia, quandu i prublemi di u materiale è di u prucessu SiC saranu risolti in modu fundamentale, l'affidabilità di u dispusitivu è di u pacchettu diventerà u fattore principale chì influenza e prestazioni di i circuiti integrati SiC à alta temperatura.
Data di publicazione: 23 d'aostu 2022