고전압, 고전력, 고주파 및 고온 특성을 추구하는 S1C 이산 소자와 달리, SiC 집적 회로의 연구 목표는 지능형 전력 IC 제어 회로용 고온 디지털 회로를 얻는 것입니다. SiC 집적 회로는 내부 전계가 매우 낮아 미세소관 결함의 영향이 크게 감소합니다. 이는 최초로 검증된 모놀리식 SiC 집적 연산 증폭기 칩입니다. 실제 완제품의 수율은 미세소관 결함보다 훨씬 높습니다. 따라서 SiC 수율 모델과 Si 및 CaAs 소재는 분명히 다릅니다. 이 칩은 공핍형 NMOSFET 기술을 기반으로 합니다. 주된 이유는 역채널 SiC MOSFET의 유효 캐리어 이동도가 너무 낮기 때문입니다. SiC의 표면 이동도를 향상시키려면 SiC의 열 산화 공정을 개선하고 최적화해야 합니다.
퍼듀 대학교는 SiC 집적 회로에 대한 많은 연구를 수행해 왔습니다. 1992년, 역방향 채널 6H-SIC NMOSFET 기반 모놀리식 디지털 집적 회로를 성공적으로 개발했습니다. 이 칩은 게이트 없음, 게이트 없음, 게이트 없음, 이진 카운터, 그리고 반가산기 회로를 포함하고 있으며 25°C에서 300°C의 온도 범위에서 정상적으로 작동할 수 있습니다. 1995년에는 바나듐 주입 절연 기술을 사용하여 최초의 SiC 평면 MESFET IC가 제작되었습니다. 주입되는 바나듐의 양을 정밀하게 제어함으로써 절연 SiC를 얻을 수 있습니다.
디지털 논리 회로에서 CMOS 회로는 NMOS 회로보다 더 매력적입니다. 1996년 9월, 최초의 6H-SIC CMOS 디지털 집적 회로가 제조되었습니다. 이 소자는 주입된 N-차수 산화막과 증착 산화막을 사용했지만, 다른 공정 문제로 인해 칩 PMOSFET의 문턱 전압이 너무 높았습니다. 1997년 3월, 2세대 SiC CMOS 회로가 제조되었습니다. P 트랩 주입 및 열 성장 산화막 기술을 채택했습니다. 공정 개선을 통해 얻어진 PMOSFET의 문턱 전압은 약 -4.5V입니다. 칩의 모든 회로는 최대 300°C의 실온에서 잘 작동하며, 5~15V의 단일 전원 공급 장치로 구동됩니다.
기판 웨이퍼 품질이 향상됨에 따라 더욱 기능적이고 수율이 높은 집적 회로가 제작될 것입니다. 그러나 SiC 소재 및 공정 문제가 근본적으로 해결되면, 소자 및 패키지의 신뢰성이 고온 SiC 집적 회로의 성능에 영향을 미치는 주요 요인이 될 것입니다.
게시 시간: 2022년 8월 23일