고전압, 고출력, 고주파 및 고온 특성을 추구하는 SiC 개별 소자와는 달리, SiC 집적 회로 연구의 주된 목표는 지능형 전력 IC 제어 회로용 고온 디지털 회로를 구현하는 것입니다. SiC 집적 회로는 내부 전기장이 매우 낮기 때문에 미세관 결함의 영향이 크게 줄어듭니다. 본 연구에서는 최초로 모놀리식 SiC 집적 연산 증폭기 칩을 제작하여 검증하였으며, 실제 완성품의 수율은 미세관 결함보다 훨씬 높았습니다. 따라서 SiC 수율 모델과 Si 및 CaAs 소재에 대한 접근 방식은 분명히 다릅니다. 이 칩은 공핍형 NMOSFET 기술을 기반으로 합니다. 주요 원인은 역채널 SiC MOSFET의 유효 전하 이동도가 너무 낮기 때문입니다. SiC의 표면 이동도를 향상시키기 위해서는 SiC의 열 산화 공정을 개선하고 최적화해야 합니다.
퍼듀 대학교는 SiC 집적 회로 분야에서 많은 연구를 수행해 왔습니다. 1992년에는 역채널 6H-SIC NMOSFET 기반의 모놀리식 디지털 집적 회로를 성공적으로 개발했습니다. 이 칩에는 AND/NOT 게이트, OR/NOT 게이트, ON/OR 게이트, 이진 카운터, 하프 가산기 회로가 포함되어 있으며 25°C에서 300°C의 온도 범위에서 정상적으로 작동할 수 있습니다. 1995년에는 바나듐 주입 절연 기술을 사용하여 최초의 SiC 평면 MESFET 집적 회로를 제작했습니다. 주입되는 바나듐의 양을 정밀하게 제어함으로써 절연 특성을 갖는 SiC를 얻을 수 있었습니다.
디지털 논리 회로에서 CMOS 회로는 NMOS 회로보다 더 매력적입니다. 1996년 9월, 최초의 6H-SIC CMOS 디지털 집적 회로가 제작되었습니다. 이 소자는 N-트랩 주입과 산화막 증착 방식을 사용했지만, 다른 공정 문제로 인해 칩의 PMOSFET 문턱 전압이 너무 높았습니다. 1997년 3월, 2세대 SiC CMOS 회로를 제작할 때 P 트랩 주입과 열 성장 산화막 층 기술을 채택했습니다. 공정 개선을 통해 PMOSFET의 문턱 전압을 약 -4.5V까지 낮출 수 있었습니다. 이 칩의 모든 회로는 상온에서 최대 300°C까지 안정적으로 작동하며, 5V에서 15V 사이의 단일 전원으로 구동됩니다.
기판 웨이퍼 품질이 향상됨에 따라 더욱 다양한 기능을 갖춘 고수율 집적 회로를 제작할 수 있게 될 것입니다. 그러나 SiC 소재 및 공정 문제가 근본적으로 해결되면, 고온 SiC 집적 회로의 성능에 영향을 미치는 주요 요인은 소자 및 패키지의 신뢰성이 될 것입니다.
게시 시간: 2022년 8월 23일