Status da pesquisa do circuito integrado de SiC

Diferentemente dos dispositivos discretos S1C que buscam características de alta tensão, alta potência, alta frequência e alta temperatura, o objetivo da pesquisa do circuito integrado de SiC é principalmente obter um circuito digital de alta temperatura para o circuito de controle de CIs de potência inteligentes. Como o circuito integrado de SiC para o campo elétrico interno é muito baixo, a influência do defeito dos microtúbulos diminuirá significativamente. Este é o primeiro pedaço de chip amplificador operacional integrado de SiC monolítico que foi verificado, o produto final real e determinado pelo rendimento é muito maior do que os defeitos dos microtúbulos, portanto, com base no modelo de rendimento de SiC e o material Si e CaAs é obviamente diferente. O chip é baseado na tecnologia NMOSFET de depleção. O principal motivo é que a mobilidade efetiva da portadora dos MOSFETs de SiC de canal reverso é muito baixa. A fim de melhorar a mobilidade da superfície do Sic, é necessário melhorar e otimizar o processo de oxidação térmica do Sic.

A Universidade Purdue realizou um extenso trabalho com circuitos integrados de SiC. Em 1992, a fábrica desenvolveu com sucesso um circuito integrado digital monolítico NMOSFET 6H-SIC com canal reverso. O chip contém circuitos de porta e não, ou não porta, ou porta, contador binário e meio somador, e pode operar adequadamente na faixa de temperatura de 25°C a 300°C. Em 1995, o primeiro CI MESFET de SiC plano foi fabricado utilizando a tecnologia de isolamento por injeção de vanádio. Controlando precisamente a quantidade de vanádio injetado, é possível obter um SiC isolante.

Em circuitos lógicos digitais, os circuitos CMOS são mais atraentes do que os circuitos NMOS. Em setembro de 1996, foi fabricado o primeiro circuito integrado digital CMOS 6H-SIC. O dispositivo utiliza uma camada de óxido de deposição e ordem N injetada, mas devido a outros problemas de processo, a tensão limite dos PMOSFETs do chip é muito alta. Em março de 1997, durante a fabricação do circuito CMOS SiC de segunda geração, foi adotada a tecnologia de injeção de armadilha P e camada de óxido de crescimento térmico. A tensão limite dos PMOSEFTs obtida pela melhoria do processo é de cerca de -4,5 V. Todos os circuitos do chip funcionam bem em temperatura ambiente de até 300 °C e são alimentados por uma única fonte de alimentação, que pode variar de 5 a 15 V.

Com a melhoria da qualidade do wafer do substrato, serão produzidos circuitos integrados mais funcionais e de maior rendimento. No entanto, quando os problemas do material e do processo de SiC forem basicamente resolvidos, a confiabilidade do dispositivo e do encapsulamento se tornará o principal fator que afeta o desempenho dos circuitos integrados de SiC de alta temperatura.