Status investigationis circuitus integrati SiC

Dissimilia machinis discretis S1C, quae proprietates altae tensionis, altae potentiae, altae frequentiae, et altae temperaturae persequuntur, finis investigationis circuiti integrati SiC praecipue est circuitum digitale altae temperaturae pro circuitu moderationis circuitorum integratorum potentiae intelligentium obtinere. Cum circuitus integratus SiC pro campo electrico interno valde parvus sit, ita influxus vitii microtubulorum magnopere minuetur. Haec prima pars monolithicae partis amplificatoris operationalis integrati SiC verificata est, productum perfectum actuale et determinatum per proventum multo maius quam vitia microtubulorum, ergo, secundum exemplar proventus SiC et materias Si et CaAs manifeste differunt. Microprocessus in technologia NMOSFET depletionis fundatur. Causa principalis est mobilitas vectorum effectiva MOSFET SiC canalis reversi nimis parva esse. Ad mobilitatem superficialem SiC emendandam, necesse est processum oxidationis thermalis SiC emendare et optimizare.

Universitas Purduensis multum laboris in circuitibus integratis SiC perfecit. Anno 1992, fabrica feliciter evoluta est innixa circuitui integrato digitali monolithico 6H-SIC NMOSFETs canalis inversi. Lamella continet circuitus et non portae, vel non portae, vel portae in aere, numeratores binarii, et semi-additores, et recte operari potest in intervallo temperaturae 25°C ad 300°C. Anno 1995, primum circuitum integratum planum SiC MESFET fabricatum est utens technologia isolationis injectionis vanadii. Accurate moderando quantitatem vanadii injecti, SiC insulans obtineri potest.

In circuitibus logicis digitalibus, circuiti CMOS attractiores sunt quam circuiti NMOS. Mense Septembri anni 1996, primus circuitus integratus digitalis CMOS 6H-SIC fabricatus est. Instrumentum utitur iniectione ordinis N et strato oxidi depositionis, sed ob alia problemata processus, tensio liminaris PMOSFET in chip nimis alta est. Mense Martio anni 1997, cum circuitus CMOS SiC secundae generationis fabricaretur, technologia iniectionis laquei P et strati oxidi accretionis thermalis adhibita est. Tensio liminaris PMOSEF, per emendationem processus obtenta, est circiter -4.5V. Omnes circuiti in chip bene operantur a temperatura ambiente usque ad 300°C et ab uno fonte potentiae potentiantur, qui potest esse ubicumque a 5 ad 15V.

Melioratione qualitatis substrati laminarum, circuiti integrati functionales et altioris proventus fabricabuntur. Attamen, cum problemata materiae SiC et processus plerumque soluta erunt, firmitas instrumenti et involucri factor principalis fiet qui perfunctionem circuitorum integratorum SiC altae temperaturae afficit.


Tempus publicationis: XXIII Augusti, MMXXII
Colloquium WhatsApp Interretiale!