Estado da investigación sobre circuítos integrados de SiC

A diferenza dos dispositivos discretos S1C, que buscan características de alta tensión, alta potencia, alta frecuencia e alta temperatura, o obxectivo da investigación dos circuítos integrados de SiC é principalmente obter un circuíto dixital de alta temperatura para o control de circuítos integrados de potencia intelixentes. Dado que o campo eléctrico interno dos circuítos integrados de SiC é moi baixo, a influencia dos defectos dos microtúbulos diminuirá en gran medida. Esta é a primeira peza dun chip de amplificador operacional integrado monolítico de SiC que se verificou. O produto acabado real, determinado polo rendemento, é moito maior que os defectos dos microtúbulos; polo tanto, segundo o modelo de rendemento de SiC, os materiais de Si e CaAs son obviamente diferentes. O chip baséase na tecnoloxía NMOSFET de esgotamento. A razón principal é que a mobilidade efectiva dos portadores dos MOSFET de SiC de canle inversa é demasiado baixa. Para mellorar a mobilidade superficial de SiC, é necesario mellorar e optimizar o proceso de oxidación térmica de SiC.

A Universidade Purdue realizou moito traballo en circuítos integrados de SiC. En 1992, desenvolveuse con éxito a fábrica baseada en circuítos integrados dixitais monolíticos NMOSFET 6H-SIC de canal inverso. O chip contén circuítos sen porta, sen porta, con porta activa ou, contador binario e semisumador, e pode funcionar correctamente no rango de temperatura de 25 °C a 300 °C. En 1995, fabricouse o primeiro circuíto integrado MESFET plano de SiC usando tecnoloxía de illamento por inxección de vanadio. Ao controlar con precisión a cantidade de vanadio inxectada, pódese obter un SiC illante.

Nos circuítos lóxicos dixitais, os circuítos CMOS son máis atractivos que os circuítos NMOS. En setembro de 1996, fabricouse o primeiro circuíto integrado dixital CMOS 6H-SIC. O dispositivo usa unha capa de óxido de deposición e orde N inxectada, pero debido a outros problemas do proceso, a tensión limiar dos PMOSFET do chip é demasiado alta. En marzo de 1997, ao fabricarse o circuíto CMOS SiC de segunda xeración, adoptouse a tecnoloxía de inxección de trampa P e capa de óxido de crecemento térmico. A tensión limiar dos PMOSFET obtida mediante a mellora do proceso é de aproximadamente -4,5 V. Todos os circuítos do chip funcionan ben a temperatura ambiente ata 300 °C e están alimentados por unha única fonte de alimentación, que pode ser de entre 5 e 15 V.

Coa mellora da calidade das obleas do substrato, fabricaranse circuítos integrados máis funcionais e de maior rendemento. Non obstante, cando os problemas do material e do proceso de SiC estean basicamente resoltos, a fiabilidade do dispositivo e do paquete converterase no principal factor que afecte ao rendemento dos circuítos integrados de SiC de alta temperatura.