A differenza dei dispositivi discreti S1C che perseguono caratteristiche di alta tensione, alta potenza, alta frequenza e alta temperatura, l'obiettivo della ricerca sui circuiti integrati SiC è principalmente quello di ottenere circuiti digitali ad alta temperatura per circuiti di controllo di circuiti integrati di potenza intelligenti. Poiché il campo elettrico interno dei circuiti integrati SiC è molto basso, l'influenza dei difetti dei microtubuli sarà notevolmente ridotta. Questo è il primo pezzo di un chip amplificatore operazionale integrato monolitico SiC verificato. Il prodotto finito effettivo, determinato dalla resa, è molto più alto dei difetti dei microtubuli. Pertanto, in base al modello di resa del SiC, il materiale Si e CaAs sono ovviamente diversi. Il chip si basa sulla tecnologia NMOSFET a svuotamento. Il motivo principale è che la mobilità effettiva dei portatori dei MOSFET SiC a canale inverso è troppo bassa. Per migliorare la mobilità superficiale del SiC, è necessario migliorare e ottimizzare il processo di ossidazione termica del SiC.
La Purdue University ha svolto un'intensa attività di ricerca sui circuiti integrati in SiC. Nel 1992, è stato realizzato con successo un circuito integrato digitale monolitico basato su NMOSFET 6H-SIC a canale inverso. Il chip contiene porte AND/NOT, porte OR/NOT, porte ON/OR, un contatore binario e circuiti di semisommatore, e può funzionare correttamente nell'intervallo di temperatura compreso tra 25 °C e 300 °C. Nel 1995, è stato fabbricato il primo circuito integrato MESFET planare in SiC utilizzando la tecnologia di isolamento a iniezione di vanadio. Controllando con precisione la quantità di vanadio iniettato, è possibile ottenere un SiC isolante.
Nei circuiti logici digitali, i circuiti CMOS sono più interessanti dei circuiti NMOS. Nel settembre del 1996 è stato prodotto il primo circuito integrato digitale CMOS 6H-SIC. Il dispositivo utilizzava l'iniezione di ossido di ordine N e la deposizione di uno strato di ossido, ma a causa di altri problemi di processo, la tensione di soglia dei PMOSFET del chip era troppo elevata. Nel marzo del 1997, durante la produzione della seconda generazione di circuiti CMOS SiC, è stata adottata la tecnologia di iniezione di trappole P e di crescita termica dello strato di ossido. La tensione di soglia dei PMOSFET ottenuta grazie al miglioramento del processo è risultata essere di circa -4,5 V. Tutti i circuiti sul chip funzionano correttamente a temperatura ambiente fino a 300 °C e sono alimentati da un singolo alimentatore, con una tensione variabile da 5 a 15 V.
Con il miglioramento della qualità dei wafer di substrato, si potranno realizzare circuiti integrati più funzionali e con una resa maggiore. Tuttavia, una volta risolti i problemi relativi al materiale e al processo del SiC, l'affidabilità del dispositivo e del package diventerà il fattore principale che influenzerà le prestazioni dei circuiti integrati in SiC per alte temperature.
Data di pubblicazione: 23 agosto 2022