Am Géigesaz zu diskreten S1C-Bauelementer, déi Héichspannung, Héichleistung, Héichfrequenz an Héichtemperaturcharakteristike verfollegen, ass d'Fuerschungszil vun engem SiC-integréierte Schaltkrees haaptsächlech et, en digitale Schaltkrees mat héijer Temperatur fir intelligent Power-ICs-Steierschaltkrees ze kréien. Well den integréierte SiC-Schaltkrees fir dat internt elektrescht Feld ganz niddreg ass, wäert den Afloss vum Mikrotubuli-Defekt staark ofhuelen. Dëst ass dat éischt Stéck monolithesche SiC-integréierten Operatiounsverstärkerchip, dat verifizéiert gouf. Dat tatsächlecht fäerdegt Produkt, dat duerch d'Ausbezuelung bestëmmt gëtt, ass vill méi héich wéi duerch Mikrotubuli-Defekter. Dofir ass de SiC-Ausbezuelungsmodell an d'Si- a CaAs-Material offensichtlech anescht. De Chip baséiert op der Depletion-NMOSFET-Technologie. Den Haaptgrond ass, datt d'effektiv Trägermobilitéit vun de Reverse-Channel-SiC-MOSFETs ze niddreg ass. Fir d'Uewerflächenmobilitéit vu Sic ze verbesseren, ass et néideg, den thermeschen Oxidatiounsprozess vu Sic ze verbesseren an z'optimiséieren.
D'Purdue Universitéit huet vill Aarbecht un integréierte SiC-Schaltkreesser gemaach. Am Joer 1992 gouf d'Fabréck erfollegräich op Basis vun engem monolitheschen digitalen integréierte Schaltkrees mat Réckkanal 6H-SIC NMOSFETs entwéckelt. De Chip enthält souwuel Gate- wéi och Gate-, On- wéi och Gate-, binäre Zähler- wéi och Hallefadder-Schaltkreesser a kann am Temperaturberäich vun 25°C bis 300°C richteg funktionéieren. Am Joer 1995 goufen déi éischt SiC-Plane-MESFET-Schaltkreesser mat Hëllef vun der Vanadium-Injektiounsisolatiounstechnologie hiergestallt. Duerch d'präzis Kontroll vun der injizéierter Vanadiumquantitéit kann en isoléierend SiC kritt ginn.
An digitale Logikschaltunge si CMOS-Schaltunge méi attraktiv wéi NMOS-Schaltunge. Am September 1996 gouf déi éischt digital integréiert Schaltung 6H-SIC CMOS hiergestallt. Den Apparat benotzt eng injizéiert Oxidschicht vun N-Uerdnung an eng Oflagerungsoxidschicht, awer wéinst anere Prozessproblemer ass d'Schwellespannung vum PMOSFET-Chip ze héich. Am Mäerz 1997 gouf bei der Fabrikatioun vum SiC CMOS-Schaltung vun der zweeter Generatioun d'Technologie vun der Injektioun vun enger P-Fall an enger thermescher Wuesstumsoxidschicht ugeholl. D'Schwellespannung vun de PMOSEFTs, déi duerch Prozessverbesserung kritt goufen, ass ongeféier -4,5V. All d'Schaltunge vum Chip funktionéieren gutt bei Raumtemperatur bis zu 300°C a gi vun enger eenzeger Stroumversuergung ugedriwwen, déi tëscht 5 an 15V ka sinn.
Mat der Verbesserung vun der Qualitéit vun de Substratwaferen, ginn et méi funktionell integréiert Schaltunge mat méi héijer Leeschtung. Wann awer d'Material- a Prozessproblemer vu SiC grondsätzlech geléist sinn, gëtt d'Zouverlässegkeet vum Apparat a vum Gehäuse den Haaptfaktor, deen d'Leeschtung vun héichtemperaturbeständege SiC-Integréierte Schaltunge beaflosst.
Zäitpunkt vun der Verëffentlechung: 23. August 2022