Katayuan ng pananaliksik ng SiC integrated circuit

Naiiba sa mga S1C discrete device na nagtataguyod ng mga katangiang mataas ang boltahe, mataas ang lakas, mataas ang frequency, at mataas ang temperatura, ang layunin ng pananaliksik ng SiC integrated circuit ay pangunahing makakuha ng high temperature digital circuit para sa intelligent power ICs control circuit. Dahil napakababa ng SiC integrated circuit para sa internal electric field, ang impluwensya ng depekto ng microtubule ay lubos na mababawasan. Ito ang unang piraso ng monolithic SiC integrated operational amplifier chip na na-verify. Ang aktwal na natapos na produkto at natukoy ng yield ay mas mataas kaysa sa mga depekto ng microtubule. Samakatuwid, batay sa SiC yield model at Si at CaAs material, malinaw na naiiba ang mga ito. Ang chip ay batay sa depletion NMOSFET technology. Ang pangunahing dahilan ay masyadong mababa ang effective carrier mobility ng reverse channel SiC MOSFETs. Upang mapabuti ang surface mobility ng Sic, kinakailangang pagbutihin at i-optimize ang thermal oxidation process ng Sic.

Maraming ginawang trabaho ang Purdue University sa mga SiC integrated circuit. Noong 1992, matagumpay na na-develop ang pabrika batay sa reverse channel 6H-SIC NMOSFETs monolithic digital integrated circuit. Ang chip ay naglalaman ng mga circuit na hindi gate, o hindi gate, on o gate, binary counter, at half adder at maaaring gumana nang maayos sa hanay ng temperatura na 25°C hanggang 300°C. Noong 1995, ang unang SiC plane MESFET ICs ay ginawa gamit ang vanadium injection isolation technology. Sa pamamagitan ng tumpak na pagkontrol sa dami ng vanadium na iniksyon, maaaring makuha ang isang insulating SiC.

Sa mga digital logic circuit, mas kaakit-akit ang mga CMOS circuit kaysa sa mga NMOS circuit. Noong Setyembre 1996, ginawa ang unang 6H-SIC CMOS digital integrated circuit. Gumagamit ang device ng injected N-order at deposition oxide layer, ngunit dahil sa iba pang mga problema sa proseso, masyadong mataas ang threshold voltage ng chip PMOSFET. Noong Marso 1997, nang gawin ang ikalawang henerasyon ng SiC CMOS circuit, ginamit ang teknolohiya ng injecting P trap at thermal growth oxide layer. Ang threshold voltage ng mga PMOSEFT na nakuha sa pamamagitan ng process improvement ay humigit-kumulang -4.5V. Lahat ng circuit sa chip ay gumagana nang maayos sa temperatura ng silid hanggang 300°C at pinapagana ng isang power supply, na maaaring mula 5 hanggang 15V.

Sa pagpapabuti ng kalidad ng substrate wafer, mas maraming functional at mas mataas na yield na integrated circuit ang magagawa. Gayunpaman, kapag ang mga problema sa materyal at proseso ng SiC ay nalutas na, ang pagiging maaasahan ng device at pakete ang magiging pangunahing salik na nakakaapekto sa pagganap ng mga high-temperature SiC integrated circuit.