Onderzoeksstatus van SiC-geïntegreerde schakeling

In tegenstelling tot discrete S1C-componenten, die hoge spanning, hoog vermogen, hoge frequentie en hoge temperatuurkarakteristieken nastreven, is het onderzoeksdoel van SiC-geïntegreerde schakelingen voornamelijk het verkrijgen van een digitaal circuit met hoge temperatuur voor intelligente vermogens-IC's. Omdat het interne elektrische veld van SiC-geïntegreerde schakelingen zeer laag is, zal de invloed van microtubuli-defecten aanzienlijk afnemen. Dit was de eerste monolithische SiC-geïntegreerde operationele versterkerchip die werd geverifieerd. Het daadwerkelijke eindproduct en de opbrengst, bepaald door de SiC-opbrengstmodel, zijn veel hoger dan die van microtubuli-defecten. Daarom zijn Si en CaAs duidelijk verschillend. De chip is gebaseerd op depletie-NMOSFET-technologie. De belangrijkste reden hiervoor is dat de effectieve ladingsdragermobiliteit van SiC-MOSFET's met een omgekeerd kanaal te laag is. Om de oppervlaktemobiliteit van SiC te verbeteren, is het noodzakelijk om het thermische oxidatieproces van SiC te verbeteren en te optimaliseren.

Purdue University heeft veel onderzoek gedaan naar SiC-geïntegreerde schakelingen. In 1992 werd de fabriek met succes ontwikkeld op basis van een monolithische digitale geïntegreerde schakeling met 6H-SIC NMOSFET's met een omgekeerd kanaal. De chip bevat geen gate-, aan- of gate-, binaire teller- en half-adderschakelingen en kan probleemloos functioneren bij temperaturen tussen 25 °C en 300 °C. In 1995 werden de eerste SiC vlakke MESFET-geïntegreerde schakelingen gefabriceerd met behulp van vanadiuminjectie-isolatietechnologie. Door de hoeveelheid geïnjecteerd vanadium nauwkeurig te regelen, kan een isolerende SiC worden verkregen.

In digitale logische schakelingen zijn CMOS-schakelingen aantrekkelijker dan NMOS-schakelingen. In september 1996 werd de eerste 6H-SIC CMOS digitale geïntegreerde schakeling geproduceerd. Het apparaat maakt gebruik van een geïnjecteerde N-orde en een depositie-oxidelaag, maar door andere procesproblemen is de drempelspanning van de PMOSFET's te hoog. In maart 1997 werd de tweede generatie SiC CMOS-schakeling geproduceerd. De technologie van het injecteren van een P-trap en een thermische groei-oxidelaag werd toegepast. De drempelspanning van PMOSEFT's, verkregen door procesverbetering, is ongeveer -4,5 V. Alle schakelingen op de chip werken goed bij kamertemperatuur tot 300 °C en worden gevoed door één voeding, die tussen de 5 en 15 V kan liggen.

Naarmate de kwaliteit van de substraatwafers verbetert, zullen er functionelere en productievere geïntegreerde schakelingen worden gemaakt. Wanneer de problemen met het SiC-materiaal en de SiC-processen echter grotendeels zijn opgelost, zal de betrouwbaarheid van het apparaat en de behuizing de belangrijkste factor worden die de prestaties van SiC-geïntegreerde schakelingen voor hoge temperaturen beïnvloedt.