Anders dan discrete SiC-componenten, die zich richten op hoge spanning, hoog vermogen, hoge frequentie en hoge temperatuur, is het onderzoeksdoel van SiC-geïntegreerde schakelingen voornamelijk het verkrijgen van digitale schakelingen voor hoge temperaturen ten behoeve van intelligente vermogens-IC's. Omdat het interne elektrische veld in SiC-geïntegreerde schakelingen zeer laag is, wordt de invloed van microtubuli-defecten sterk verminderd. Dit is de eerste monolithische SiC-geïntegreerde operationele versterkerchip die is geverifieerd. Het daadwerkelijke eindproduct, bepaald aan de hand van de opbrengst, vertoont een veel hoger percentage microtubuli-defecten. Daarom is er een duidelijk verschil tussen het SiC-opbrengstmodel en het Si- en CaAs-materiaal. De chip is gebaseerd op depletie-NMOSFET-technologie. De belangrijkste reden hiervoor is dat de effectieve ladingsdrager-mobiliteit van SiC-MOSFET's in het omgekeerde kanaal te laag is. Om de oppervlaktemobiliteit van SiC te verbeteren, is het noodzakelijk om het thermische oxidatieproces van SiC te verbeteren en te optimaliseren.
Purdue University heeft veel onderzoek gedaan naar SiC-geïntegreerde schakelingen. In 1992 werd met succes een monolithische digitale geïntegreerde schakeling ontwikkeld op basis van reverse channel 6H-SIC NMOSFETs. De chip bevat een 'en niet'-poort, een 'niet'-poort, een 'aan'-poort, een binaire teller en een half-addercircuit en kan naar behoren functioneren bij temperaturen tussen 25 °C en 300 °C. In 1995 werd de eerste SiC-plane MESFET-IC gefabriceerd met behulp van vanadiuminjectie-isolatietechnologie. Door de hoeveelheid geïnjecteerd vanadium nauwkeurig te regelen, kan een isolerende SiC-laag worden verkregen.
In digitale logische schakelingen zijn CMOS-circuits aantrekkelijker dan NMOS-circuits. In september 1996 werd de eerste 6H-SIC CMOS digitale geïntegreerde schakeling geproduceerd. Het apparaat maakt gebruik van geïnjecteerde N-traps en een afgezette oxidelaag, maar door andere procesproblemen was de drempelspanning van de PMOSFETs op de chip te hoog. In maart 1997, bij de productie van de tweede generatie SiC CMOS-schakelingen, werd de technologie van geïnjecteerde P-traps en thermisch gegroeide oxidelaag toegepast. De drempelspanning van de PMOSFETs die door procesverbetering werd bereikt, bedroeg ongeveer -4,5 V. Alle circuits op de chip werken goed bij kamertemperatuur tot 300 °C en worden gevoed door één enkele voedingsspanning van 5 tot 15 V.
Door de verbetering van de kwaliteit van de substraatwafers zullen er functionelere en efficiëntere geïntegreerde schakelingen geproduceerd kunnen worden. Echter, wanneer de problemen met het SiC-materiaal en het productieproces in principe zijn opgelost, zal de betrouwbaarheid van het apparaat en de behuizing de belangrijkste factor worden die de prestaties van SiC-geïntegreerde schakelingen voor hoge temperaturen beïnvloedt.
Geplaatst op: 23 augustus 2022