A diferencia de los dispositivos discretos S1C que buscan características de alto voltaje, alta potencia, alta frecuencia y alta temperatura, el objetivo de la investigación del circuito integrado de SiC es principalmente obtener un circuito digital de alta temperatura para el circuito de control de IC de potencia inteligente. Como el circuito integrado de SiC para el campo eléctrico interno es muy bajo, por lo que la influencia del defecto de los microtúbulos disminuirá en gran medida, esta es la primera pieza de chip amplificador operacional integrado de SiC monolítico que se verificó, el producto terminado real y determinado por el rendimiento es mucho mayor que los defectos de los microtúbulos, por lo tanto, basado en el modelo de rendimiento de SiC y el material de Si y CaAs es obviamente diferente. El chip se basa en la tecnología NMOSFET de agotamiento. La razón principal es que la movilidad efectiva del portador de los MOSFET de SiC de canal inverso es demasiado baja. Para mejorar la movilidad superficial del Sic, es necesario mejorar y optimizar el proceso de oxidación térmica del Sic.
La Universidad de Purdue ha realizado una gran labor en circuitos integrados de SiC. En 1992, la fábrica desarrolló con éxito un circuito integrado digital monolítico NMOSFET 6H-SIC de canal inverso. El chip contiene circuitos de tipo "sin puerta", "sin puerta", "con puerta", "contador binario" y "semisumador", y puede funcionar correctamente en un rango de temperatura de 25 °C a 300 °C. En 1995, se fabricó el primer circuito integrado MESFET plano de SiC mediante tecnología de aislamiento por inyección de vanadio. Mediante el control preciso de la cantidad de vanadio inyectado, se puede obtener un SiC aislante.
En circuitos lógicos digitales, los circuitos CMOS son más atractivos que los circuitos NMOS. En septiembre de 1996, se fabricó el primer circuito integrado digital CMOS 6H-SIC. El dispositivo utiliza una capa de óxido inyectado de orden N y de deposición, pero debido a otros problemas de proceso, el voltaje umbral de los PMOSFET del chip era demasiado alto. En marzo de 1997, durante la fabricación del circuito CMOS de SiC de segunda generación, se adoptó la tecnología de inyección de trampa P y una capa de óxido de crecimiento térmico. El voltaje umbral de los PMOSEFT, obtenido mediante la mejora del proceso, es de aproximadamente -4,5 V. Todos los circuitos del chip funcionan correctamente a temperatura ambiente de hasta 300 °C y se alimentan con una única fuente de alimentación, que puede variar entre 5 y 15 V.
Con la mejora de la calidad de las obleas de sustrato, se fabricarán circuitos integrados más funcionales y de mayor rendimiento. Sin embargo, una vez resueltos los problemas del material y el proceso de SiC, la fiabilidad del dispositivo y el encapsulado se convertirá en el factor principal que afectará el rendimiento de los circuitos integrados de SiC de alta temperatura.
Hora de publicación: 23 de agosto de 2022