Công nghệ đóng gói phân tán cấp độ wafer (FOWLP) là một phương pháp tiết kiệm chi phí trong ngành công nghiệp bán dẫn. Tuy nhiên, các tác dụng phụ điển hình của quy trình này là hiện tượng cong vênh và lệch chip. Mặc dù công nghệ phân tán cấp độ wafer và cấp độ tấm liên tục được cải tiến, những vấn đề liên quan đến quá trình tạo khuôn này vẫn còn tồn tại.
Hiện tượng cong vênh là do sự co ngót hóa học của hợp chất đúc nén lỏng (LCM) trong quá trình đóng rắn và làm nguội sau khi đúc. Lý do thứ hai gây ra hiện tượng cong vênh là sự không phù hợp về hệ số giãn nở nhiệt (CTE) giữa chip silicon, vật liệu đúc và chất nền. Hiện tượng lệch tâm là do các vật liệu đúc có độ nhớt cao với hàm lượng chất độn cao thường chỉ có thể được sử dụng ở nhiệt độ và áp suất cao. Vì chip được cố định vào chất mang thông qua liên kết tạm thời, việc tăng nhiệt độ sẽ làm mềm chất kết dính, do đó làm suy yếu độ bền kết dính và giảm khả năng cố định chip. Lý do thứ hai gây ra hiện tượng lệch tâm là áp suất cần thiết cho quá trình đúc tạo ra ứng suất trên mỗi chip.
Để tìm ra giải pháp cho những thách thức này, DELO đã tiến hành một nghiên cứu khả thi bằng cách gắn một chip analog đơn giản lên một tấm đế. Về quy trình thiết lập, tấm đế được phủ một lớp keo dán tạm thời, và chip được đặt úp xuống. Sau đó, tấm đế được tạo hình bằng keo DELO có độ nhớt thấp và được làm cứng bằng tia cực tím trước khi gỡ bỏ tấm đế. Trong các ứng dụng như vậy, các vật liệu composite nhiệt rắn có độ nhớt cao thường được sử dụng.
DELO cũng đã so sánh độ cong vênh của vật liệu đúc nhiệt rắn và sản phẩm được xử lý bằng tia cực tím trong thí nghiệm, và kết quả cho thấy các vật liệu đúc thông thường sẽ bị cong vênh trong giai đoạn làm nguội sau khi xử lý nhiệt rắn. Do đó, việc sử dụng phương pháp xử lý bằng tia cực tím ở nhiệt độ phòng thay vì xử lý bằng nhiệt có thể làm giảm đáng kể ảnh hưởng của sự không phù hợp hệ số giãn nở nhiệt giữa hợp chất đúc và vật liệu nền, từ đó giảm thiểu độ cong vênh đến mức tối đa.
Việc sử dụng vật liệu đóng rắn bằng tia cực tím cũng có thể làm giảm lượng chất độn, từ đó giảm độ nhớt và mô đun Young. Độ nhớt của chất kết dính mẫu được sử dụng trong thử nghiệm là 35000 mPa·s, và mô đun Young là 1 GPa. Do không có gia nhiệt hoặc áp suất cao tác động lên vật liệu đúc, độ lệch phôi có thể được giảm thiểu đến mức tối đa. Một hợp chất đúc điển hình có độ nhớt khoảng 800000 mPa·s và mô đun Young trong khoảng hai chữ số.
Nhìn chung, nghiên cứu đã chỉ ra rằng việc sử dụng vật liệu được xử lý bằng tia UV để đúc khuôn diện tích lớn mang lại lợi ích cho việc sản xuất bao bì wafer dạng quạt dẫn chip, đồng thời giảm thiểu tối đa hiện tượng cong vênh và lệch chip. Mặc dù có sự khác biệt đáng kể về hệ số giãn nở nhiệt giữa các vật liệu được sử dụng, quy trình này vẫn có nhiều ứng dụng do không có sự thay đổi nhiệt độ. Ngoài ra, việc xử lý bằng tia UV cũng có thể giảm thời gian xử lý và tiêu thụ năng lượng.
Sử dụng tia cực tím thay vì phương pháp đóng rắn bằng nhiệt giúp giảm hiện tượng cong vênh và lệch chip trong bao bì wafer dạng fan-out.
So sánh các tấm wafer 12 inch được phủ lớp bằng hợp chất có hàm lượng chất độn cao được xử lý nhiệt (A) và hợp chất được xử lý bằng tia cực tím (B)
Thời gian đăng bài: 05/11/2024