Selamat datang di situs web kami untuk informasi produk dan konsultasi.
Situs web kami:https://www.vet-china.com/
Pengukiran Polimer dan SiO2:
Setelah itu, kelebihan Polimer dan SiO2 dihilangkan dengan proses etsa, yaitu dihilangkan. Pada saat ini, arahetsadigunakan. Dalam klasifikasi etsa, terdapat klasifikasi etsa terarah dan etsa tidak terarah. Etsa terarah mengacu padaetsadalam arah tertentu, sedangkan etsa non-arah adalah etsa tanpa arah (saya tidak sengaja mengatakan terlalu banyak. Singkatnya, ini adalah proses menghilangkan SiO2 dalam arah tertentu melalui asam dan basa tertentu). Dalam contoh ini, kita menggunakan etsa arah bawah untuk menghilangkan SiO2, dan hasilnya menjadi seperti ini.
Terakhir, hilangkan photoresist. Pada tahap ini, metode penghapusan photoresist bukanlah aktivasi melalui penyinaran cahaya seperti yang disebutkan di atas, tetapi melalui metode lain, karena kita tidak perlu menentukan ukuran spesifik pada tahap ini, melainkan menghilangkan seluruh photoresist. Akhirnya, hasilnya akan seperti yang ditunjukkan pada gambar berikut.
Dengan cara ini, kita telah mencapai tujuan untuk mempertahankan lokasi spesifik dari Poli SiO2.
Pembentukan sumber dan saluran pembuangan:
Terakhir, mari kita pertimbangkan bagaimana source dan drain dibentuk. Semua orang masih ingat bahwa kita telah membahasnya di edisi sebelumnya. Source dan drain diimplantasi ion dengan jenis elemen yang sama. Pada saat ini, kita dapat menggunakan photoresist untuk membuka area source/drain di mana tipe N perlu diimplantasi. Karena kita hanya mengambil NMOS sebagai contoh, semua bagian pada gambar di atas akan dibuka, seperti yang ditunjukkan pada gambar berikut.
Karena bagian yang tertutup oleh photoresist tidak dapat diimplantasi (cahaya terhalang), elemen tipe-N hanya akan diimplantasi pada NMOS yang dibutuhkan. Karena substrat di bawah poli terhalang oleh poli dan SiO2, substrat tersebut tidak akan diimplantasi, sehingga menjadi seperti ini.
Pada titik ini, model MOS sederhana telah dibuat. Secara teori, jika tegangan ditambahkan ke sumber, drain, poli, dan substrat, MOS ini dapat bekerja, tetapi kita tidak bisa begitu saja mengambil probe dan menambahkan tegangan langsung ke sumber dan drain. Pada saat ini, diperlukan pengkabelan MOS, yaitu, pada MOS ini, kabel dihubungkan untuk menghubungkan banyak MOS bersama-sama. Mari kita lihat proses pengkabelannya.
Membuat VIA:
Langkah pertama adalah melapisi seluruh MOS dengan lapisan SiO2, seperti yang ditunjukkan pada gambar di bawah ini:
Tentu saja, SiO2 ini diproduksi dengan CVD, karena sangat cepat dan menghemat waktu. Berikut ini masih merupakan proses peletakan photoresist dan pemaparan. Setelah selesai, hasilnya akan terlihat seperti ini.
Kemudian gunakan metode etsa untuk mengukir lubang pada SiO2, seperti yang ditunjukkan pada bagian abu-abu pada gambar di bawah. Kedalaman lubang ini bersentuhan langsung dengan permukaan Si.
Terakhir, hilangkan lapisan photoresist dan Anda akan mendapatkan tampilan berikut.
Saat ini, yang perlu dilakukan adalah mengisi lubang ini dengan konduktor. Lalu, konduktor apa yang digunakan? Setiap perusahaan berbeda, sebagian besar adalah paduan tungsten, jadi bagaimana lubang ini dapat diisi? Metode PVD (Physical Vapor Deposition) digunakan, dan prinsipnya mirip dengan gambar di bawah ini.
Gunakan elektron atau ion berenergi tinggi untuk membombardir material target, dan material target yang rusak akan jatuh ke bawah dalam bentuk atom, sehingga membentuk lapisan di bawahnya. Material target yang biasanya kita lihat di berita merujuk pada material target di sini.
Setelah lubangnya ditutup, hasilnya akan terlihat seperti ini.
Tentu saja, saat kita mengisinya, tidak mungkin mengontrol ketebalan lapisan agar sama persis dengan kedalaman lubang, sehingga akan ada sedikit kelebihan. Oleh karena itu, kami menggunakan teknologi CMP (Chemical Mechanical Polishing), yang terdengar sangat canggih, tetapi sebenarnya adalah proses penggerindaan, yaitu mengikis bagian-bagian yang berlebih. Hasilnya seperti ini.
Pada tahap ini, kita telah menyelesaikan produksi satu lapisan via. Tentu saja, produksi via terutama untuk pengkabelan lapisan logam di belakangnya.
Produksi lapisan logam:
Dalam kondisi di atas, kami menggunakan PVD untuk melapisi lapisan logam lain. Logam ini terutama merupakan paduan berbasis tembaga.
Kemudian setelah proses pemaparan dan pengukiran, kita mendapatkan apa yang kita inginkan. Lalu terus menumpuk hingga kebutuhan kita terpenuhi.
Saat kami membuat tata letaknya, kami akan memberi tahu Anda berapa banyak lapisan logam dan proses yang digunakan yang dapat ditumpuk paling banyak, yang berarti berapa banyak lapisan yang dapat ditumpuk.
Akhirnya, kita mendapatkan struktur ini. Bantalan atas adalah pin dari chip ini, dan setelah pengemasan, ia menjadi pin yang dapat kita lihat (tentu saja, saya menggambarnya secara acak, tidak ada signifikansi praktis, hanya sebagai contoh).
Ini adalah proses umum pembuatan chip. Pada edisi ini, kita mempelajari tentang proses-proses terpenting seperti paparan, etsa, implantasi ion, tabung tungku, CVD, PVD, CMP, dan lain-lain dalam industri semikonduktor.
Waktu posting: 23 Agustus 2024