Chào mừng bạn đến với trang web của chúng tôi để tìm hiểu thông tin sản phẩm và được tư vấn.
Trang web của chúng tôi:https://www.vet-china.com/
Khắc axit poly và SiO2:
Sau đó, lượng Poly và SiO2 dư thừa sẽ được loại bỏ bằng phương pháp khắc. Tại thời điểm này, quá trình định hướng diễn ra.khắcđược sử dụng. Trong phân loại khắc axit, có phân loại khắc axit định hướng và khắc axit không định hướng. Khắc axit định hướng đề cập đếnkhắcKhắc theo hướng nhất định, trong khi khắc không định hướng là khắc không theo hướng (tôi lỡ nói hơi nhiều rồi. Tóm lại, đó là loại bỏ SiO2 theo một hướng nhất định bằng các axit và bazơ cụ thể). Trong ví dụ này, chúng ta sử dụng khắc định hướng xuống để loại bỏ SiO2, và nó sẽ trông như thế này.
Cuối cùng, loại bỏ lớp cản quang. Lúc này, phương pháp loại bỏ lớp cản quang không phải là kích hoạt bằng chiếu xạ ánh sáng như đã đề cập ở trên, mà là bằng các phương pháp khác, vì chúng ta không cần xác định kích thước cụ thể ở giai đoạn này, mà chỉ cần loại bỏ toàn bộ lớp cản quang. Cuối cùng, sản phẩm sẽ có hình dạng như hình dưới đây.
Bằng cách này, chúng ta đã đạt được mục đích giữ nguyên vị trí cụ thể của Poly SiO2.
Sự hình thành nguồn và hệ thống thoát nước:
Cuối cùng, hãy xem xét cách hình thành cực nguồn và cực thoát. Chắc hẳn mọi người vẫn còn nhớ chúng ta đã thảo luận về điều này trong số báo trước. Cực nguồn và cực thoát được cấy ion với cùng loại nguyên tố. Lúc này, chúng ta có thể sử dụng chất cản quang để mở vùng nguồn/thoát nơi cần cấy loại N. Vì chúng ta chỉ lấy NMOS làm ví dụ, nên tất cả các bộ phận trong hình trên sẽ được mở ra, như hình dưới đây.
Vì phần bị che phủ bởi chất cản quang không thể được cấy (ánh sáng bị chặn), nên các phần tử loại N sẽ chỉ được cấy trên NMOS cần thiết. Vì chất nền bên dưới lớp poly bị chặn bởi poly và SiO2, nên nó sẽ không được cấy, do đó nó trở thành như vậy.
Đến đây, một mô hình MOS đơn giản đã được tạo ra. Về lý thuyết, nếu cấp điện áp vào cực nguồn, cực thoát, lớp poly và chất nền, MOS này có thể hoạt động, nhưng chúng ta không thể chỉ dùng đầu dò và cấp điện áp trực tiếp vào cực nguồn và cực thoát. Lúc này, cần phải đấu dây MOS, tức là, trên MOS này, cần phải nối dây để kết nối nhiều MOS với nhau. Hãy cùng xem quá trình đấu dây.
Tạo nên VIA:
Bước đầu tiên là phủ toàn bộ MOS bằng một lớp SiO2, như hình minh họa bên dưới:
Dĩ nhiên, SiO2 này được sản xuất bằng phương pháp CVD, vì nó rất nhanh và tiết kiệm thời gian. Tiếp theo là quy trình phủ chất cản quang và chiếu xạ. Sau khi hoàn thành, nó trông như thế này.
Sau đó sử dụng phương pháp khắc để tạo một lỗ trên SiO2, như thể hiện trong phần màu xám ở hình bên dưới. Độ sâu của lỗ này tiếp xúc trực tiếp với bề mặt Si.
Cuối cùng, loại bỏ lớp chất cản quang và thu được kết quả như sau.
Lúc này, việc cần làm là lấp đầy lỗ này bằng chất dẫn điện. Vậy chất dẫn điện này là gì? Mỗi công ty lại khác nhau, hầu hết đều là hợp kim vonfram, vậy làm thế nào để lấp đầy lỗ này? Phương pháp PVD (Physical Vapor Deposition) được sử dụng, nguyên lý tương tự như hình dưới đây.
Sử dụng các electron hoặc ion năng lượng cao để bắn phá vật liệu mục tiêu, và vật liệu mục tiêu bị vỡ sẽ rơi xuống đáy dưới dạng các nguyên tử, từ đó tạo thành lớp phủ bên dưới. Vật liệu mục tiêu mà chúng ta thường thấy trên các bản tin chính là vật liệu mục tiêu được sử dụng ở đây.
Sau khi lấp đầy cái hố, nó trông như thế này.
Tất nhiên, khi chúng ta trám đầy, không thể kiểm soát độ dày của lớp phủ sao cho chính xác bằng độ sâu của lỗ, vì vậy sẽ có một số phần thừa, do đó chúng ta sử dụng công nghệ CMP (Đánh bóng cơ học hóa học), nghe có vẻ rất cao cấp, nhưng thực chất đó là quá trình mài, mài bỏ phần thừa. Kết quả sẽ như thế này.
Đến giai đoạn này, chúng ta đã hoàn thành việc sản xuất một lớp lỗ xuyên mạch. Tất nhiên, việc sản xuất lỗ xuyên mạch chủ yếu là để dẫn dây cho lớp kim loại phía sau.
Sản xuất lớp kim loại:
Trong các điều kiện nêu trên, chúng tôi sử dụng phương pháp PVD để phủ thêm một lớp kim loại khác. Kim loại này chủ yếu là hợp kim gốc đồng.
Sau khi phơi sáng và khắc, chúng ta sẽ có được thứ mình muốn. Rồi tiếp tục chồng chất lên nhau cho đến khi đáp ứng đủ nhu cầu.
Khi chúng tôi vẽ sơ đồ bố trí, chúng tôi sẽ cho bạn biết tối đa bao nhiêu lớp kim loại có thể xếp chồng lên nhau bằng quy trình được sử dụng, nghĩa là số lớp tối đa mà nó có thể được xếp chồng lên nhau.
Cuối cùng, chúng ta có được cấu trúc này. Miếng đệm trên cùng là chân cắm của con chip này, và sau khi đóng gói, nó trở thành chân cắm mà chúng ta có thể nhìn thấy (tất nhiên, tôi vẽ nó một cách ngẫu nhiên, nó không có ý nghĩa thực tiễn nào, chỉ là ví dụ).
Đây là quy trình chung để sản xuất một con chip. Trong số này, chúng ta đã tìm hiểu về các công đoạn quan trọng nhất trong sản xuất chất bán dẫn như: chiếu xạ, khắc, cấy ion, ống lò nung, CVD, PVD, CMP, v.v.
Thời gian đăng bài: 23/08/2024