Bienvenido a nuestra página web para obtener información sobre nuestros productos y solicitar asesoramiento.
Nuestro sitio web:https://www.vet-china.com/
Grabado de poli y SiO2:
Después de esto, el exceso de poli y SiO2 se elimina mediante grabado. En este momento, la direcciónaguafuertese utiliza. En la clasificación del grabado, existe una clasificación de grabado direccional y grabado no direccional. El grabado direccional se refiere aaguafuerteen una dirección determinada, mientras que el grabado no direccional no es direccional (sin querer dije demasiado. En resumen, se trata de eliminar SiO2 en una dirección determinada mediante ácidos y bases específicos). En este ejemplo, utilizamos el grabado direccional descendente para eliminar SiO2, y queda así.
Finalmente, se retira la fotorresina. En este caso, el método para retirar la fotorresina no es la activación mediante irradiación lumínica mencionada anteriormente, sino otros métodos, ya que no es necesario definir un tamaño específico, sino eliminar toda la fotorresina. El resultado final se muestra en la siguiente figura.
De esta forma, hemos logrado el objetivo de conservar la ubicación específica del poli SiO2.
Formación de la fuente y el desagüe:
Finalmente, analicemos cómo se forman la fuente y el drenaje. Todos recordarán que hablamos de ello en el número anterior. La fuente y el drenaje se implantan iónicamente con el mismo tipo de elementos. En este punto, podemos usar fotorresina para abrir el área de la fuente/drenaje donde se debe implantar el elemento tipo N. Dado que solo tomamos NMOS como ejemplo, todas las partes de la figura anterior se abrirán, como se muestra en la siguiente figura.
Dado que la parte cubierta por la fotorresina no puede ser implantada (la luz está bloqueada), los elementos de tipo N solo se implantarán en el NMOS requerido. Como el sustrato debajo del poli está bloqueado por el poli y el SiO2, no se implantará, por lo que queda así.
En este punto, se ha creado un modelo MOS sencillo. En teoría, si se aplica voltaje a la fuente, el drenador, el polisilicio y el sustrato, este MOS puede funcionar, pero no podemos simplemente usar una sonda y aplicar voltaje directamente a la fuente y el drenador. En este caso, se requiere el cableado del MOS; es decir, conectar varios MOS entre sí. Veamos el proceso de cableado.
Fabricación de VIA:
El primer paso consiste en cubrir todo el MOS con una capa de SiO2, como se muestra en la siguiente figura:
Por supuesto, este SiO2 se produce mediante CVD, ya que es muy rápido y ahorra tiempo. A continuación, se muestra el proceso de aplicación de la fotorresina y la exposición. Al finalizar, el resultado es este.
A continuación, utilice el método de grabado para crear un orificio en el SiO2, como se muestra en la parte gris de la figura siguiente. La profundidad de este orificio entra en contacto directo con la superficie de Si.
Finalmente, retire la fotorresina y obtendrá el siguiente aspecto.
En este momento, lo que se debe hacer es rellenar el orificio con el conductor. ¿De qué material está hecho este conductor? Cada empresa lo fabrica de forma diferente; la mayoría son aleaciones de tungsteno. Entonces, ¿cómo se rellena este orificio? Se utiliza el método PVD (Deposición Física de Vapor), cuyo principio es similar al de la figura siguiente.
Se utilizan electrones o iones de alta energía para bombardear el material objetivo, y este, al romperse, se depositará en forma de átomos, formando así el recubrimiento inferior. El material objetivo al que solemos ver en las noticias es el mismo que se describe aquí.
Después de rellenar el agujero, se ve así.
Por supuesto, al rellenarlo, es imposible controlar que el espesor del recubrimiento sea exactamente igual a la profundidad del orificio, por lo que quedará un exceso. Por eso utilizamos la tecnología CMP (pulido químico-mecánico), que suena muy sofisticada, pero en realidad consiste en pulir y eliminar las partes sobrantes. El resultado es este.
En este punto, hemos completado la producción de una capa de vías. Por supuesto, la producción de vías es principalmente para el cableado de la capa metálica posterior.
Producción de la capa metálica:
En las condiciones anteriores, utilizamos PVD para depositar otra capa de metal. Este metal es principalmente una aleación a base de cobre.
Luego, tras la exposición y el grabado, obtenemos lo que queremos. A continuación, seguimos apilando hasta satisfacer nuestras necesidades.
Cuando dibujemos el diseño, le diremos cuántas capas de metal y mediante el proceso utilizado se pueden apilar como máximo, lo que significa cuántas capas se pueden apilar.
Finalmente, obtenemos esta estructura. La almohadilla superior es el pin de este chip, y después del encapsulado, se convierte en el pin que podemos ver (por supuesto, lo dibujé al azar, no tiene ninguna importancia práctica, es solo un ejemplo).
Este es el proceso general de fabricación de un chip. En este número, aprendimos sobre los procesos más importantes en la fabricación de semiconductores: exposición, grabado, implantación iónica, tubos de horno, CVD, PVD, CMP, etc.
Fecha de publicación: 23 de agosto de 2024