Daloy ng proseso ng semikonduktor-II

Maligayang pagdating sa aming website para sa impormasyon at konsultasyon tungkol sa produkto.

Ang aming website:https://www.vet-china.com/

 

Pag-ukit ng Poly at SiO2:

Pagkatapos nito, ang sobrang Poly at SiO2 ay inaalis, ibig sabihin, inaalis. Sa oras na ito, ang direksyonpag-ukitay ginagamit. Sa klasipikasyon ng pag-ukit, mayroong klasipikasyon ng directional etching at non-directional etching. Ang directional etching ay tumutukoy sapag-ukitsa isang partikular na direksyon, habang ang non-directional etching ay non-directional (hindi sinasadyang nasabi ko nang marami. Sa madaling salita, ito ay para alisin ang SiO2 sa isang partikular na direksyon sa pamamagitan ng mga partikular na acid at base). Sa halimbawang ito, gumagamit tayo ng downward directional etching para alisin ang SiO2, at nagiging ganito ito.

Panghuli, tanggalin ang photoresist. Sa ngayon, ang paraan ng pag-alis ng photoresist ay hindi ang pag-activate sa pamamagitan ng light irradiation na nabanggit sa itaas, kundi sa pamamagitan ng iba pang mga pamamaraan, dahil hindi natin kailangang tukuyin ang isang tiyak na laki sa ngayon, kundi ang pag-alis ng lahat ng photoresist. Sa huli, ito ay magiging katulad ng ipinapakita sa sumusunod na pigura.

Sa ganitong paraan, nakamit natin ang layunin na mapanatili ang espesipikong lokasyon ng Poly SiO2.

 

Pagbuo ng pinagmumulan at alisan ng tubig:

Panghuli, ating isaalang-alang kung paano nabubuo ang pinagmulan at ang kanal. Naaalala pa rin ng lahat na napag-usapan natin ito sa nakaraang isyu. Ang pinagmulan at kanal ay ion-implanted na may parehong uri ng mga elemento. Sa ngayon, maaari nating gamitin ang photoresist upang buksan ang lugar ng pinagmulan/kanal kung saan kailangang itanim ang uri ng N. Dahil ang NMOS lamang ang ating gagamitin bilang halimbawa, lahat ng bahagi sa pigura sa itaas ay mabubuksan, tulad ng ipinapakita sa sumusunod na pigura.

Dahil hindi maaaring ikabit ang bahaging natatakpan ng photoresist (nahaharangan ang liwanag), ang mga elementong N-type ay ikakabit lamang sa kinakailangang NMOS. Dahil ang substrate sa ilalim ng poly ay naharangan ng poly at SiO2, hindi ito maikakabit, kaya nagiging ganito ito.

Sa puntong ito, isang simpleng modelo ng MOS ang nagawa. Sa teorya, kung ang boltahe ay idadagdag sa pinagmulan, drain, poly at substrate, maaaring gumana ang MOS na ito, ngunit hindi natin maaaring basta-basta kumuha ng probe at direktang magdagdag ng boltahe sa pinagmulan at drain. Sa oras na ito, kailangan ang mga kable ng MOS, ibig sabihin, sa MOS na ito, ikonekta ang mga kable upang pagdugtungin ang maraming MOS. Tingnan natin ang proseso ng mga kable.

 

Paggawa ng VIA:

Ang unang hakbang ay takpan ang buong MOS ng isang patong ng SiO2, gaya ng ipinapakita sa larawan sa ibaba:

Siyempre, ang SiO2 na ito ay nalilikha gamit ang CVD, dahil napakabilis nito at nakakatipid ng oras. Ang sumusunod ay ang proseso pa rin ng paglalagay ng photoresist at paglalantad. Pagkatapos, ganito ang hitsura.

Pagkatapos, gamitin ang paraan ng pag-ukit upang mag-ukit ng butas sa SiO2, gaya ng ipinapakita sa kulay abong bahagi sa larawan sa ibaba. Ang lalim ng butas na ito ay direktang dumidikit sa ibabaw ng Si.

Panghuli, tanggalin ang photoresist at makuha ang sumusunod na anyo.

Sa ngayon, ang kailangang gawin ay punan ang konduktor sa butas na ito. Ano naman ang konduktor na ito? Iba-iba ang bawat kumpanya, karamihan sa mga ito ay mga tungsten alloy, kaya paano pupunan ang butas na ito? Ginagamit ang paraan ng PVD (Physical Vapor Deposition), at ang prinsipyo ay katulad ng nasa larawan sa ibaba.

Gumamit ng mga high-energy electron o ion upang bombahin ang target na materyal, at ang sirang target na materyal ay mahuhulog sa ilalim sa anyo ng mga atomo, kaya mabubuo ang patong sa ibaba. Ang target na materyal na karaniwan nating nakikita sa balita ay tumutukoy sa target na materyal dito.
Pagkatapos mapuno ang butas, ganito ang hitsura.

Siyempre, kapag pinupuno natin ito, imposibleng kontrolin ang kapal ng patong para maging eksaktong katumbas ng lalim ng butas, kaya magkakaroon ng kaunting sobra, kaya gumagamit tayo ng teknolohiyang CMP (Chemical Mechanical Polishing), na parang napakataas, ngunit ang totoo ay paggiling, paggiling nito sa mga sobrang bahagi. Ganito ang resulta.

Sa puntong ito, natapos na natin ang paggawa ng isang patong ng via. Siyempre, ang paggawa ng via ay pangunahing para sa mga kable ng metal na patong sa likod.

 

Produksyon ng patong ng metal:

Sa ilalim ng mga kondisyong nabanggit, gumagamit kami ng PVD upang magbabad ng isa pang patong ng metal. Ang metal na ito ay pangunahing isang haluang metal na nakabase sa tanso.

Pagkatapos ng paglalantad at pag-ukit, makukuha natin ang gusto natin. Pagkatapos ay patuloy tayong mag-iipon hanggang sa matugunan natin ang ating mga pangangailangan.

Kapag iginuguhit namin ang layout, sasabihin namin sa iyo kung ilang patong ng metal at sa pamamagitan ng prosesong ginamit ang pinakamaraming maaaring isalansan, na nangangahulugang ilang patong ito ang maaaring isalansan.
Sa wakas, makukuha natin ang istrukturang ito. Ang pang-itaas na pad ay ang pin ng chip na ito, at pagkatapos ng pagbabalot, ito ang magiging pin na makikita natin (siyempre, random ko itong iginuhit, walang praktikal na kahalagahan, halimbawa lang).

Ito ang pangkalahatang proseso ng paggawa ng isang chip. Sa isyung ito, nalaman natin ang tungkol sa pinakamahalagang exposure, etching, ion implantation, furnace tubes, CVD, PVD, CMP, atbp. sa semiconductor foundry.