반도체 공정 흐름도-Ⅱ

제품 정보 및 상담을 위해 저희 웹사이트에 오신 것을 환영합니다.

저희 웹사이트:https://www.vet-china.com/

 

폴리 및 SiO2 에칭:

이후, 과잉의 폴리와 SiO2는 에칭, 즉 제거됩니다. 이때, 방향성 결정이 이루어집니다.에칭에칭은 방향성 에칭과 비방향성 에칭으로 분류됩니다. 방향성 에칭은 다음과 같은 의미입니다.에칭특정 방향으로 SiO2를 제거하는 에칭과, 특정 방향으로 SiO2를 제거하는 에칭이 있습니다. (제가 너무 장황하게 설명했네요. 간단히 말하면, 특정 산과 염기를 사용하여 특정 방향으로 SiO2를 제거하는 것입니다.) 이 예시에서는 하향식 에칭을 사용하여 SiO2를 제거하며, 그 결과는 다음과 같습니다.

마지막으로 포토레지스트를 제거합니다. 이때 포토레지스트 제거 방법은 앞서 언급한 광 조사 활성화 방식이 아니라 다른 방식을 사용합니다. 특정 크기를 정할 필요 없이 모든 포토레지스트를 제거하기 위함입니다. 최종 결과물은 아래 그림과 같습니다.

이와 같이 폴리이산화규소의 특정 위치를 유지하는 목적을 달성했습니다.

 

수원과 배수구의 형성:

마지막으로 소스와 드레인이 어떻게 형성되는지 살펴보겠습니다. 지난 호에서 다뤘던 내용인데, 소스와 드레인은 동일한 종류의 소자로 이온 주입됩니다. 이때, N형 소자를 주입해야 하는 소스/드레인 영역에 포토레지스트를 코팅하여 개방형 구조를 만듭니다. 여기서는 NMOS를 예로 들기 때문에, 위 그림의 모든 부분이 아래 그림과 같이 개방형 구조로 되어 있습니다.

포토레지스트로 덮인 부분은 빛이 차단되어 이온 주입이 불가능하므로, N형 소자는 필요한 NMOS에만 이온 주입됩니다. 폴리우레탄 아래의 기판은 폴리우레탄과 SiO2에 의해 차단되어 이온 주입이 되지 않으므로 이러한 결과가 나타납니다.

지금까지 간단한 MOS 모델을 만들었습니다. 이론적으로 소스, 드레인, 폴리 및 기판에 전압을 가하면 이 MOS는 작동하지만, 프로브를 사용하여 소스와 드레인에 직접 전압을 가할 수는 없습니다. 이때 MOS 배선이 필요합니다. 즉, 이 MOS에 여러 개의 MOS를 연결하는 전선을 연결해야 합니다. 배선 과정을 살펴보겠습니다.

 

VIA 제작 과정:

첫 번째 단계는 아래 그림과 같이 MOS 전체를 SiO2 층으로 덮는 것입니다.

물론, 이 SiO2는 CVD 방식으로 생산됩니다. CVD 방식은 속도가 매우 빠르고 시간을 절약해 주기 때문입니다. 다음은 포토레지스트를 도포하고 노광하는 과정입니다. 최종 결과물은 다음과 같습니다.

다음으로 아래 그림의 회색 부분에 표시된 것처럼 에칭 방법을 사용하여 SiO2에 구멍을 에칭합니다. 이 구멍의 깊이는 Si 표면에 직접 닿습니다.

마지막으로, 포토레지스트를 제거하면 다음과 같은 모습이 됩니다.

이때 해야 할 일은 이 구멍에 도체를 채우는 것입니다. 그렇다면 이 도체는 무엇일까요? 회사마다 다르지만 대부분 텅스텐 합금입니다. 그렇다면 이 구멍을 어떻게 채울 수 있을까요? PVD(물리 증착) 방식을 사용하는데, 원리는 아래 그림과 같습니다.

고에너지 전자나 이온을 사용하여 표적 물질을 충격하면, 파괴된 표적 물질은 원자 형태로 바닥에 가라앉아 코팅을 형성합니다. 우리가 뉴스에서 흔히 접하는 표적 물질은 여기서 말하는 표적 물질을 의미합니다.
구멍을 메우고 나면 이런 모습이 됩니다.

물론, 충전 과정에서 코팅 두께를 구멍 깊이와 정확히 일치하도록 조절하는 것은 불가능하기 때문에 약간의 과잉 부분이 발생합니다. 그래서 CMP(화학 기계적 연마) 기술을 사용하는데, 이름은 고급스러워 보이지만 실제로는 연마 과정을 통해 과잉 부분을 제거하는 것입니다. 그 결과는 이와 같습니다.

이로써 비아 레이어 제작이 완료되었습니다. 비아 제작은 주로 뒤쪽 금속 레이어의 배선을 위한 것입니다.

 

금속층 제작:

위와 같은 조건에서, 우리는 PVD(물리증착법)를 이용하여 금속층을 추가로 증착합니다. 이 금속은 주로 구리 기반 합금입니다.

그런 다음 노광 및 에칭 과정을 거치면 원하는 결과를 얻습니다. 그리고 필요한 만큼의 결과물이 나올 때까지 이 과정을 반복합니다.

설계도를 그릴 때, 사용되는 공정을 통해 최대 몇 겹의 금속을 쌓을 수 있는지, 즉 몇 겹까지 쌓을 수 있는지 알려드리겠습니다.
마지막으로, 이러한 구조를 얻게 됩니다. 맨 위쪽 패드가 이 칩의 핀이며, 패키징 후에는 우리가 볼 수 있는 핀이 됩니다 (물론, 제가 임의로 그린 것이며 실제적인 의미는 없고 단지 예시일 뿐입니다).

이것이 반도체 칩을 만드는 일반적인 과정입니다. 이번 호에서는 반도체 파운드리에서 가장 중요한 공정인 노광, 에칭, 이온 주입, 퍼니스 튜브, CVD, PVD, CMP 등에 대해 알아보았습니다.