Selamat datang ke laman web kami untuk maklumat dan konsultasi produk.
Laman web kami:https://www.vet-china.com/
Pengukiran Poli dan SiO2:
Selepas ini, lebihan Poli dan SiO2 akan diukir, iaitu, dibuang. Pada masa ini, arahukirandigunakan. Dalam pengelasan ukiran, terdapat pengelasan ukiran berarah dan ukiran tak berarah. Ukiran berarah merujuk kepadaukirandalam arah tertentu, manakala ukiran tak berarah adalah tak berarah (saya secara tidak sengaja berkata terlalu banyak. Pendek kata, ia adalah untuk menyingkirkan SiO2 dalam arah tertentu melalui asid dan bes tertentu). Dalam contoh ini, kita menggunakan ukiran berarah ke bawah untuk menyingkirkan SiO2, dan ia menjadi seperti ini.
Akhir sekali, tanggalkan fotoresis. Pada masa ini, kaedah untuk menanggalkan fotoresis bukanlah pengaktifan melalui penyinaran cahaya yang dinyatakan di atas, tetapi melalui kaedah lain, kerana kita tidak perlu menentukan saiz tertentu pada masa ini, tetapi untuk menanggalkan semua fotoresis. Akhirnya, ia menjadi seperti yang ditunjukkan dalam rajah berikut.
Dengan cara ini, kami telah mencapai tujuan untuk mengekalkan lokasi khusus Poli SiO2.
Pembentukan sumber dan longkang:
Akhir sekali, mari kita pertimbangkan bagaimana sumber dan saliran terbentuk. Semua orang masih ingat bahawa kita telah membincangkannya dalam isu yang lalu. Sumber dan saliran ditanamkan ion dengan jenis elemen yang sama. Pada masa ini, kita boleh menggunakan fotoresis untuk membuka kawasan sumber/saliran di mana jenis N perlu ditanamkan. Oleh kerana kita hanya mengambil NMOS sebagai contoh, semua bahagian dalam rajah di atas akan dibuka, seperti yang ditunjukkan dalam rajah berikut.
Oleh kerana bahagian yang diliputi oleh fotoresis tidak boleh diimplan (cahaya disekat), elemen jenis-N hanya akan diimplan pada NMOS yang diperlukan. Oleh kerana substrat di bawah poli disekat oleh poli dan SiO2, ia tidak akan diimplan, jadi ia menjadi seperti ini.
Pada ketika ini, model MOS mudah telah dibuat. Secara teorinya, jika voltan ditambah pada sumber, saliran, poli dan substrat, MOS ini boleh berfungsi, tetapi kita tidak boleh hanya mengambil prob dan menambah voltan terus ke sumber dan saliran. Pada masa ini, pendawaian MOS diperlukan, iaitu, pada MOS ini, sambungkan wayar untuk menghubungkan banyak MOS bersama-sama. Mari kita lihat proses pendawaian.
Membuat VIA:
Langkah pertama ialah menutup keseluruhan MOS dengan lapisan SiO2, seperti yang ditunjukkan dalam rajah di bawah:
Sudah tentu, SiO2 ini dihasilkan oleh CVD, kerana ia sangat pantas dan menjimatkan masa. Berikut adalah proses meletakkan fotoresis dan pendedahan. Selepas tamat, ia kelihatan seperti ini.
Kemudian gunakan kaedah etsa untuk mengetsa lubang pada SiO2, seperti yang ditunjukkan pada bahagian kelabu dalam rajah di bawah. Kedalaman lubang ini bersentuhan terus dengan permukaan Si.
Akhir sekali, tanggalkan fotoresis dan dapatkan rupa berikut.
Pada masa ini, apa yang perlu dilakukan ialah mengisi konduktor di lubang ini. Apakah konduktor ini? Setiap syarikat berbeza, kebanyakannya adalah aloi tungsten, jadi bagaimana lubang ini boleh diisi? Kaedah PVD (Pemendapan Wap Fizikal) digunakan, dan prinsipnya adalah serupa dengan rajah di bawah.
Gunakan elektron atau ion bertenaga tinggi untuk mengebom bahan sasaran, dan bahan sasaran yang pecah akan jatuh ke dasar dalam bentuk atom, lalu membentuk lapisan di bawahnya. Bahan sasaran yang biasanya kita lihat dalam berita merujuk kepada bahan sasaran di sini.
Selepas mengisi lubang, ia kelihatan seperti ini.
Sudah tentu, apabila kita mengisinya, mustahil untuk mengawal ketebalan salutan agar sama persis dengan kedalaman lubang, jadi akan ada sedikit lebihan, jadi kami menggunakan teknologi CMP (Penggilapan Mekanikal Kimia), yang kedengaran sangat mewah, tetapi sebenarnya ia mengisar, mengisar bahagian yang berlebihan. Hasilnya seperti ini.
Pada ketika ini, kami telah menyelesaikan pengeluaran lapisan via. Sudah tentu, pengeluaran via adalah terutamanya untuk pendawaian lapisan logam di belakang.
Pengeluaran lapisan logam:
Di bawah keadaan di atas, kami menggunakan PVD untuk menanggalkan lapisan logam yang lain. Logam ini terutamanya merupakan aloi berasaskan kuprum.
Kemudian selepas pendedahan dan pengukiran, kita mendapat apa yang kita mahukan. Kemudian teruskan menyusun sehingga kita memenuhi keperluan kita.
Apabila kami melukis susun atur, kami akan memberitahu anda berapa banyak lapisan logam dan melalui proses yang digunakan paling banyak boleh disusun, yang bermaksud berapa banyak lapisan ia boleh disusun.
Akhirnya, kita mendapat struktur ini. Pad atas ialah pin cip ini, dan selepas pembungkusan, ia menjadi pin yang dapat kita lihat (sudah tentu, saya melukisnya secara rawak, tiada kepentingan praktikal, hanya sebagai contoh).
Ini adalah proses umum pembuatan cip. Dalam isu ini, kita mempelajari tentang pendedahan, pengetsaan, implantasi ion, tiub relau, CVD, PVD, CMP, dan sebagainya yang paling penting dalam faundri semikonduktor.
Masa siaran: 23 Ogos 2024