Ürün bilgisi ve danışmanlık için web sitemize hoş geldiniz.
Web sitemiz:https://www.vet-china.com/
Poli ve SiO2'nin Aşındırılması:
Bundan sonra, fazla Poli ve SiO2 aşındırılarak uzaklaştırılır, yani çıkarılır. Bu aşamada, yönlügravürKullanılmaktadır. Aşındırma sınıflandırmasında, yönlü aşındırma ve yönsüz aşındırma olmak üzere iki sınıflandırma vardır. Yönlü aşındırma,gravürBelirli bir yönde aşındırma yapılırken, yönsüz aşındırma yönsüzdür (yanlışlıkla çok şey söyledim. Kısacası, belirli asitler ve bazlar aracılığıyla belirli bir yönde SiO2'yi uzaklaştırmaktır). Bu örnekte, SiO2'yi uzaklaştırmak için aşağı doğru yönlü aşındırma kullanıyoruz ve sonuç şöyle oluyor.
Son olarak, fotorezisti çıkarın. Bu aşamada, yukarıda bahsedilen ışıkla aktive etme yöntemi yerine, belirli bir boyut belirlemeye gerek duymadığımız için, fotorezisti tamamen çıkarmak amacıyla başka yöntemler kullanacağız. Sonuç olarak, aşağıdaki şekilde gösterildiği gibi bir görünüm elde edilir.
Bu şekilde, Poli SiO2'nin belirli konumunu koruma amacına ulaşmış olduk.
Kaynak ve drenajın oluşumu:
Son olarak, kaynak ve drenajın nasıl oluşturulduğunu ele alalım. Geçen sayıda bundan bahsettiğimizi herkes hatırlıyordur. Kaynak ve drenaj, aynı tip elementlerle iyon implantasyonu yoluyla oluşturulur. Bu aşamada, N tipinin implantasyonu gereken kaynak/drenaj alanını açmak için fotorezist kullanabiliriz. Sadece NMOS'u örnek olarak aldığımız için, yukarıdaki şekildeki tüm kısımlar aşağıdaki şekilde gösterildiği gibi açılacaktır.
Fotorezist ile kaplı kısım implantasyon yapılamadığı için (ışık engellendiği için), N tipi elemanlar yalnızca gerekli NMOS'lara implantasyon yapılacaktır. Polimerin altındaki substrat, polimer ve SiO2 tarafından engellendiği için implantasyon yapılamayacak ve bu nedenle durum böyle olacaktır.
Bu noktada, basit bir MOS modeli oluşturuldu. Teorik olarak, kaynak, drenaj, poli ve substrata voltaj uygulandığında bu MOS çalışabilir, ancak bir prob alıp doğrudan kaynak ve drenaja voltaj uygulayamayız. Bu durumda, MOS kablolaması gereklidir; yani, bu MOS üzerinde birçok MOS'u birbirine bağlamak için kablolar kullanılır. Kablolama işlemine bir göz atalım.
VIA'yı Oluşturmak:
İlk adım, aşağıdaki şekilde gösterildiği gibi, tüm MOS'u bir SiO2 tabakasıyla kaplamaktır:
Elbette, bu SiO2, çok hızlı ve zaman kazandıran bir yöntem olan CVD ile üretiliyor. Bundan sonraki işlem ise fotorezistin serilmesi ve pozlama aşamasıdır. Sonunda ise şöyle bir görünüm elde ediliyor.
Ardından, aşağıdaki şekilde gri kısımda gösterildiği gibi, SiO2 üzerinde bir delik açmak için aşındırma yöntemini kullanın. Bu deliğin derinliği doğrudan Si yüzeyiyle temas halindedir.
Son olarak, fotorezisti çıkarın ve aşağıdaki görünümü elde edin.
Şu anda yapılması gereken, bu deliğe iletkeni yerleştirmektir. Peki bu iletken nedir? Her şirket farklıdır, çoğu tungsten alaşımıdır, peki bu delik nasıl doldurulabilir? PVD (Fiziksel Buhar Biriktirme) yöntemi kullanılır ve prensip aşağıdaki şekle benzerdir.
Hedef malzemeyi yüksek enerjili elektronlar veya iyonlarla bombardımana tutmak, kırılan hedef malzemenin atomlar halinde dibe çökmesine ve böylece alttaki kaplamayı oluşturmasına neden olur. Haberlerde genellikle gördüğümüz hedef malzeme, buradaki hedef malzemeyi ifade etmektedir.
Çukuru doldurduktan sonra, şöyle görünüyor.
Elbette, doldururken kaplamanın kalınlığının deliğin derinliğine tam olarak eşit olmasını kontrol etmek imkansızdır, bu nedenle bir miktar fazlalık olacaktır. Bu yüzden çok üst düzey bir teknoloji gibi görünen ancak aslında taşlama işlemi olan CMP (Kimyasal Mekanik Parlatma) teknolojisini kullanıyoruz; fazlalık kısımları taşlayarak uzaklaştırıyoruz. Sonuç şöyle oluyor.
Bu aşamada, bir via katmanının üretimini tamamladık. Elbette, via üretimi esas olarak arkadaki metal katmanın kablolaması içindir.
Metal katman üretimi:
Yukarıdaki koşullar altında, metalin bir başka katmanını biriktirmek için PVD yöntemini kullanıyoruz. Bu metal esas olarak bakır bazlı bir alaşımdır.
Ardından pozlama ve aşındırma işlemlerinden sonra istediğimizi elde ederiz. Daha sonra ihtiyaçlarımızı karşılayana kadar üst üste yığmaya devam ederiz.
Yerleşim planını çizdiğimizde, kullanılan işlem yöntemiyle en fazla kaç kat metalin üst üste istiflenebileceğini, yani kaç katın üst üste istiflenebileceğini size söyleyeceğiz.
Sonunda bu yapıyı elde ediyoruz. Üstteki ped bu çipin pini ve paketlemeden sonra gördüğümüz pine dönüşüyor (elbette, rastgele çizdim, pratik bir önemi yok, sadece örnek).
Bu, bir çipin üretiminin genel sürecidir. Bu sayıda, yarı iletken dökümhanelerinde en önemli olan pozlama, aşındırma, iyon implantasyonu, fırın tüpleri, CVD, PVD, CMP vb. yöntemleri öğrendik.
Yayın tarihi: 23 Ağustos 2024