Benvenuti sul nostro sito web, dove troverete informazioni sui prodotti e potrete richiedere una consulenza.
Il nostro sito web:https://www.vet-china.com/
Incisione di Poly e SiO2:
Dopodiché, il Poly e il SiO2 in eccesso vengono incisi, cioè rimossi. In questo momento, la direzioneincisioneviene utilizzato. Nella classificazione dell'incisione, esiste una classificazione in incisione direzionale e incisione non direzionale. L'incisione direzionale si riferisce aincisionein una certa direzione, mentre l'incisione non direzionale è non direzionale (ho detto troppo per sbaglio. In breve, si tratta di rimuovere SiO2 in una certa direzione tramite acidi e basi specifici). In questo esempio, utilizziamo l'incisione direzionale verso il basso per rimuovere SiO2, e il risultato è questo.
Infine, si procede alla rimozione del fotoresist. In questa fase, il metodo di rimozione del fotoresist non è l'attivazione tramite irradiazione luminosa menzionata in precedenza, ma altri metodi, poiché non è necessario definire una dimensione specifica, bensì rimuovere completamente il fotoresist. Il risultato finale è quello mostrato nella figura seguente.
In questo modo, abbiamo raggiunto lo scopo di mantenere la posizione specifica del Poly SiO2.
Formazione della sorgente e della condotta:
Infine, consideriamo come vengono formati il source e il drain. Tutti ricorderanno che ne abbiamo parlato nel numero precedente. Il source e il drain vengono impiantati con ioni dello stesso tipo di elementi. A questo punto, possiamo utilizzare una resina fotosensibile per aprire l'area del source/drain dove deve essere impiantato il tipo N. Dato che prendiamo come esempio solo un NMOS, tutte le parti nella figura precedente saranno aperte, come mostrato nella figura seguente.
Poiché la parte ricoperta dal fotoresist non può essere impiantata (la luce è bloccata), gli elementi di tipo N verranno impiantati solo sul NMOS richiesto. Poiché il substrato sotto il polisilicio è bloccato dal polisilicio e dal SiO2, non verrà impiantato, quindi il risultato è questo.
A questo punto, è stato realizzato un semplice modello MOS. In teoria, se si applica una tensione al source, al drain, al polisilicio e al substrato, questo MOS può funzionare, ma non possiamo semplicemente prendere una sonda e applicare la tensione direttamente al source e al drain. In questo caso, è necessario il cablaggio del MOS, ovvero collegare a questo MOS dei fili per connettere più MOS tra loro. Diamo un'occhiata al processo di cablaggio.
Realizzazione di VIA:
Il primo passo consiste nel ricoprire l'intero MOS con uno strato di SiO2, come mostrato nella figura seguente:
Naturalmente, questo SiO2 viene prodotto tramite CVD, perché è un metodo molto veloce che consente di risparmiare tempo. Segue poi il processo di applicazione del fotoresist e di esposizione. Al termine, il risultato è questo.
Successivamente, utilizzare il metodo di incisione per praticare un foro sul SiO2, come mostrato nella parte grigia della figura sottostante. La profondità di questo foro è a diretto contatto con la superficie del Si.
Infine, rimuovere la resina fotosensibile per ottenere il seguente risultato.
A questo punto, è necessario riempire il foro con il conduttore. Di che materiale è composto questo conduttore? Ogni azienda produce materiali diversi, ma la maggior parte utilizza leghe di tungsteno. Come si può quindi riempire questo foro? Si utilizza il metodo PVD (Physical Vapor Deposition), il cui principio è simile a quello illustrato nella figura seguente.
Si utilizzano elettroni o ioni ad alta energia per bombardare il materiale bersaglio; i frammenti di questo materiale si depositeranno sul fondo sotto forma di atomi, formando così il rivestimento sottostante. Il materiale bersaglio di cui si parla solitamente nei notiziari è quello qui descritto.
Dopo aver riempito il buco, il risultato è questo.
Naturalmente, quando riempiamo il foro, è impossibile controllare che lo spessore del rivestimento sia esattamente uguale alla profondità del foro stesso, quindi ci sarà del materiale in eccesso. Per questo motivo utilizziamo la tecnologia CMP (lucidatura chimico-meccanica), che sembra molto sofisticata, ma in realtà consiste nella levigatura, ovvero nella rimozione delle parti in eccesso. Il risultato è questo.
A questo punto, abbiamo completato la produzione di uno strato di via. Naturalmente, la produzione di via serve principalmente per il cablaggio dello strato metallico sottostante.
Produzione di strati metallici:
Nelle condizioni sopra descritte, utilizziamo la tecnica PVD per depositare un ulteriore strato di metallo. Questo metallo è principalmente una lega a base di rame.
Dopo l'esposizione e l'incisione, otteniamo ciò che desideriamo. Quindi continuiamo ad accumulare fino a soddisfare le nostre esigenze.
Quando disegniamo il layout, ti diremo quanti strati di metallo e tramite il processo utilizzato possono essere impilati al massimo, cioè quanti strati può essere impilato.
Infine, otteniamo questa struttura. Il pad superiore è il pin di questo chip e, dopo l'incapsulamento, diventa il pin che possiamo vedere (ovviamente, l'ho disegnato a caso, non ha alcun significato pratico, è solo un esempio).
Questo è il processo generale di produzione di un chip. In questo numero, abbiamo appreso le fasi più importanti della produzione di semiconduttori: esposizione, incisione, impiantazione ionica, tubi del forno, CVD, PVD, CMP, ecc.
Data di pubblicazione: 23 agosto 2024